搜索资源列表
smo
- 一套DDR OL 游戏源码.也就是所谓的SMO.内置SQL 及其完善的源码 可以用作2次开发等-A set of game-source DDR OL. That is, the so-called SMO. Built-in SQL and its sound source can be used as 2 times the development of
DaVinciEVM_Schematic
- DaVinciEVM,TI 达分奇原装板原理图，主要有DDR，ETHNET，HDD，POWER等设计图，内部丰富，结构完整，是设计者的参考资料-DaVinciEVM, TI Tatsu at odd original board schematic, there are DDR, ETHNET, HDD, POWER, such as design drawings, internal rich structural integrity, are the designers of referen
LVDS_DDR_List_FPGA2
- FPGA芯片与ADI公司的AD9779之间的通信，总共有四个通道，68对LVDS,采样时钟是122.88MHz-FPGA chips ADI' s AD9779 and communication between, a total of four channels, 68 pairs of LVDS, the sampling clock is 122.88MHz
Peercast
- peercast带注释的，方便大家研究源程序，这是我师兄的心血-peercast
OMAP2420
- Omap2420适合基于Linux、Windows和Symbian操作系统(OS)的高端手机应用。它是Omap 2系列产品中的第一款，而Omap2系列最终将会转向“调制解调和应用处理器”的混合领域。或许这款芯片最吸引人的地方就是多处理器内核，它包含了330MHz的ARM 11 RISC、220 MHz的TI C55 DSP、内含ARM7的成像和视频处理器，以及支持166 MHz移动DDR SDRAM的Imagination Technologies公司3-D图形处理器。该芯片还集成了显示和相机控
Flash128MB
- SpearHead的DDRRAM初始化脚本-the DDR initialization scr ipt for spearhead2000
upload_code
- 每个代码见压缩包内文件名，分别为使用单片机控制AD9627的代码，已在硬件电路实现；基于FPGA的DDR SDRAM控制源代码，将文件夹内文件加入同一工程即可；以及三份FPGA内部学习资料。 C代码开发环境为KeilC，verilog代码开发环境为Quartus。 -See each code within the compressed package file name, respectively, for the use of the AD9627 single-chip contr
ddrsrdram
- ddr sdram information
AlteraCycloneIIFPGAStarterBoard
- Altera Cyclone II FPGA Starter Board原理图-Altera Cyclone II FPGA Starter Board Schematic
xapp860
- 16通道DDR的LVDS接口（VHDL,Verilog and doc）-16-Channel, DDR LVDS Interface with Real-Time Window Monitoring
Xil3SD1800A_MIG_simplifiedUI_vlog_v92
- verilog 实现的spartan 3A dsp start kit DDR2 SDRAM 控制器-verilog achieved spartan 3A dsp start kit DDR2 SDRAM controller
2812_mem
- dsp 2812 mem 测试程序 用于对ddr进行初始化实现内存读写，在ccs下开发-dsp 2812 mem test program is used to initialize achieve ddr memory, reading and writing, developed under the ccs
SDRAM_and_DDRrouting
- SDRAM与DDR布线指南 SDRAM与DDR布线指南
EVMDM6437ddrtest
- DSP_EVMDM6437开发版的ddr测试源码，检测开发板两片内存的硬件好坏。-the EVMDM6437_ddr_test can test the one of both the chip of ddr on the board.
VBtiaowuji
- 跳舞机的模拟程序VB源码-DDR VB source code of the simulation program. . . . . . . . . . . .
dence
- 跳舞機源代碼~可控制上上下下左右任意按鍵可自行修改-DDR source code ~ can control up and down buttons are free to modify any of about
c_xapp858
- 这是xilinx应用指南xapp858的中文版本。本应用指南介绍了用于实现高性能 DDR2 SDRAM 接口的控制器和数据采集技术。本数据采集技术使用了每一个 Virtex™ -5 I/O 都具有的输入串行器/ 解串器 (ISERDES) 和输出双倍数据速率 (ODDR) 的功能。-This is the xilinx application note xapp858 the Chinese version. This application note describes the i
DDRSDRAMcontroller
- DDRⅡ+SDRAM控制器设计实现相关学问论文，希望对基于ＦＰＧＡ实现ＳＤＲＡＭ控制的有所帮助-DDRⅡ+SDRAM ｃｏｎｔｒｏｌｌｅｒ.rar
ds_k4h56xx38h_tsop2_rev12
- 256Mb H-die DDR SDRAM Specification