CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - phase detector

搜索资源列表

  1. ADF4157

    0下载:
  2. ADF4157是ADI公司出品的一款锁相环芯片,它含有一个鉴相器,一个电子泵,一个sigma delta 分频器-ADI Corporation ADF4157 is a production of the chip phase-locked loop, which contains a phase detector, an electronic pump, a sigma delta prescaler
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:350397
    • 提供者:sherry
  1. tongxin

    0下载:
  2. 自己做的测频测相器(硬件使用EPM240采样计数mega16取数和控制),此为EPM240的程序,使用quartus编程,主要包含两个接近20位的计数器。-This is the frequency and phase detector (hardware using EPM240 sampling and counting, mega16 take the number and control), this is EPM240 procedures, using quartus program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:177582
    • 提供者:黎鑫
  1. avr

    0下载:
  2. 自己做的测频测相器(硬件使用EPM240采样计数mega16取数和控制),此为Emega16的程序,使用ICCAVR编程,主要包含测频和测相的计数值的处理,和LCD12864的显示-This is frequency and phase detector(hardware using EPM240 sample count mega16 take the number and control), this is Emega16 procedures, the use of ICCAVR prog
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:50153
    • 提供者:黎鑫
  1. MultiFunctionCounter

    0下载:
  2. 此为我们组在学校比赛中设计的多功能计数器的系统设计文档,此多功能计数器即是测频测相器(硬件使用EPM240采样和计数,mega16取数和控制)-This is our group s multi-purpose counter system design documents in school competitions. This multi-function counter that is the frequency and phase detector(hardware using EPM2
  3. 所属分类:Project Design

    • 发布日期:2017-03-30
    • 文件大小:464083
    • 提供者:黎鑫
  1. DuogongnenJiishuqi

    0下载:
  2. 此为我们组在学校比赛中设计的多功能计数器的系统设计文档,此多功能计数器即是测频测相器(硬件使用EPM240采样和计数,mega16取数和控制)-This is our group s multi-purpose counter system design documents in school competitions. This multi-function counter that is the frequency and phase detector(hardware using EPM2
  3. 所属分类:Project Design

    • 发布日期:2017-04-06
    • 文件大小:464091
    • 提供者:黎鑫
  1. musicdsp

    0下载:
  2. musicdsp source code archive-Analysis Beat Detector Class Coefficients for Daubechies wavelets 1-38 DFT Envelope detector Envelope Detector class (C++) Envelope follower with different attack and release Fast in-place Walsh-Hadamard Tra
  3. 所属分类:Audio program

    • 发布日期:2017-03-28
    • 文件大小:825946
    • 提供者:Alan Tang
  1. pll

    0下载:
  2. DPLL由 鉴相器、 模K加减计数器、脉冲加减电路、同步建立侦察电路、模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍)为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. -DPLL by the phase detector, K addition and subtraction counter mode, pulse subtraction circuit, sy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1283
    • 提供者:鬼舞十七
  1. ppl

    0下载:
  2. 锁相电路是相位锁定环(Phase Locked Loop)的简称,主要由鉴相器、环路滤波、压控振荡器成 。主要是要掌握LabVIEW图形化编程特点,-PLL circuit is phase-locked loop (Phase Locked Loop) for short, mainly by the phase detector, loop filter, VCO into. Mainly to grasp the features of LabVIEW graphical programm
  3. 所属分类:software engineering

    • 发布日期:2017-03-26
    • 文件大小:19629
    • 提供者:生活的
  1. jianxiang

    0下载:
  2. 基于ISE的鉴频、鉴相器,开发板:xilinx公司spartan 3E 500.精确度1hz,1度。完全正确。-Based on ISE' s Kam-frequency phase detector, development board: xilinx company spartan 3E 500. Precision 1hz, 1 degree. Entirely correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-13
    • 文件大小:21100111
    • 提供者:aaaajjjj
  1. code

    0下载:
  2. it is the collection of the modules involved inthe design of digital fm.the code coves the key components like numerically controlled oscillator, loop filter, fir filter ,phase detector along with the complete cicuit implementation of the digital fm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:4819
    • 提供者:syamprasad
  1. pll0

    0下载:
  2. 搭建pll电路,主要包括鉴相器,低通滤波器,压控振荡器,包括个部分的输出信号-Pll circuit structures, including phase detector, low pass filter, VCO, including a part of the output signal
  3. 所属分类:matlab

    • 发布日期:2017-04-03
    • 文件大小:7166
    • 提供者:陈力
  1. Quartus

    0下载:
  2. Quartus的鉴相器硬件电路设计 Quartus的鉴相器硬件电路设计 -Quartus the hardware design phase detector phase Quartus' s Quartus hardware circuit design of hardware circuit design phase
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4572091
    • 提供者:gudaoping
  1. DPLL

    1下载:
  2. 数字锁相环频率合成器的设计,鉴相器、环路滤波器、数控振荡器、反馈分频器-Digital PLL frequency synthesizer, phase detector, loop filter, NCO, feedback divider
  3. 所属分类:Communication

    • 发布日期:2017-03-27
    • 文件大小:798671
    • 提供者:taotao
  1. DPLLdesign

    0下载:
  2. 数字锁相环频率合成器的设计,数字鉴相器,数字滤波器,数控振荡器,反馈分频器-Digital PLL frequency synthesizer, digital phase detector, digital filter, digital control oscillator, the feedback divider
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-04
    • 文件大小:798677
    • 提供者:taotao
  1. VPD__using_FFe

    1下载:
  2. verilog开发一种种基于fpga的鉴相器模块 -the verilog development of all kinds based on fpga phase detector module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:447672
    • 提供者:房产
  1. Verilog-Code

    1下载:
  2. Verilog source code by James Patchell: - Delta Sigma Modulator for doing Digital->Analog Conversion - Aquad-bquad phase detector - Uart Reciever - Uart Transmitter - One shot
  3. 所属分类:Other systems

    • 发布日期:2017-04-01
    • 文件大小:6853
    • 提供者:happyuser
  1. dpll1600e

    0下载:
  2. 数字锁相环的设计,包括鉴相器,环路滤波器,spi口输出,分频器的源代码-Digital phase-locked loop design source code, including the phase detector, loop filter, spi port output divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:370452
    • 提供者:zhujianhua
  1. Phase-Locked-Loop.rar

    0下载:
  2. charge pump phase-locked loop with digital phase-frequency detector,charge pump phase-locked loop with digital phase-frequency detector matalab model
  3. 所属分类:matlab

    • 发布日期:2017-11-19
    • 文件大小:456482
    • 提供者:my name
  1. Digital-phase-sensitive-detector

    0下载:
  2. 基于labview8.6的数字相敏检波算法源码,高精度实现测量低信噪比条件下正弦波幅值和初相的测量-Sine wave amplitude and the initial phase of the measuring low signal-to-noise ratio under the conditions measurement labview8.6-based digital phase-sensitive detection algorithm source, high-precisio
  3. 所属分类:LabView

    • 发布日期:2017-11-08
    • 文件大小:19668
    • 提供者:罗知亮
  1. DCO_ST

    0下载:
  2. 单相数字锁相环 鉴相器 环路滤波器 数控振荡器-Single-phase digital phase-locked loop phase detector loop filter numerically controlled oscillator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1011
    • 提供者:刘超
« 1 23 4 »
搜珍网 www.dssz.com