CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - Register

搜索资源列表

  1. coasess.tar

    0下载:
  2. register file in vhdl and alu
  3. 所属分类:matlab

    • 发布日期:2017-04-08
    • 文件大小:6274
    • 提供者:afzal74
  1. AvrCalc

    0下载:
  2. avr(atmega series) register calculator - baudrate, clk, etc.. quite usefull
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-28
    • 文件大小:21942
    • 提供者:harrrrri
  1. register

    0下载:
  2. 如何在程序中注册数据源 如何在程序中注册数据源 -How do I register a data source in the program how to register the data source in the program how to register the data source in the program how to register the data source in the program
  3. 所属分类:ADO-ODBC

    • 发布日期:2017-04-04
    • 文件大小:156266
    • 提供者:wdmaster2003
  1. imageregistration1

    0下载:
  2. this is a matlab file to register to image at the same scale.
  3. 所属分类:matlab

    • 发布日期:2017-04-04
    • 文件大小:949571
    • 提供者:MAHFAR
  1. finalcoursework

    0下载:
  2. 用VHDL代码写的模拟微处理器核程序,有计算模块和register file 等模块,并包含测试程序,调试程序 ACTIVE HDL-Simulation with the VHDL code is written in the microprocessor core procedures, such as computing modules, and register file module, and includes test program, the debugger ACTIVE HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:42829
    • 提供者:三木
  1. register

    0下载:
  2. this a project that makes a shift register using VHDL and the Xilinx platform. -this is a project that makes a shift register using VHDL and the Xilinx platform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:870847
    • 提供者:sami
  1. vhdl-pdelay

    0下载:
  2. programmable delay register (16-bit) in VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:82927
    • 提供者:bfuclin
  1. register

    0下载:
  2. some thing about register
  3. 所属分类:GDI-Bitmap

    • 发布日期:2017-04-13
    • 文件大小:1578
    • 提供者:tongyong
  1. shift_regeister

    0下载:
  2. 用blockram实现移位寄存器,开发语言为verilog hdl-Shift register with blockram achieve the development language for the verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:148233
    • 提供者:郭淮
  1. Supermarket_POS_cash_register_software_VC_programm

    0下载:
  2. VC编程超市POS收银软件源码Supermarket POS cash register software VC programming source code-Supermarket POS cash register software VC programming source code
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-31
    • 文件大小:510077
    • 提供者:opw
  1. attachments

    0下载:
  2. shift register code and pn sequence code
  3. 所属分类:matlab

    • 发布日期:2017-04-13
    • 文件大小:2244
    • 提供者:fero
  1. VB.cash.register.POS.device.software.programming.c

    0下载:
  2. VB编程POS收银设备软件代码VB cash register POS device software programming code -VB cash register POS device software programming code
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-23
    • 文件大小:560893
    • 提供者:7K
  1. Delphi.touch.screen.cash.register.module.design.ra

    0下载:
  2. Delphi 触摸屏收银模块设计代码Delphi code for the touch screen cash register module design -Delphi code for the touch screen cash register module design
  3. 所属分类:Shop supermarket software system

    • 发布日期:2016-01-26
    • 文件大小:2520064
    • 提供者:.
  1. register

    0下载:
  2. 简单8位移位寄存器的设计 设计较简单,仅供参考 免费的哦-Simple 8-bit shift register design is relatively simple design, for reference only free Oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:986
    • 提供者:252526
  1. register

    0下载:
  2. register的简单实现,对做一些简单的C#程序有帮助!-register of the simple implementation of some simple C# program to help!
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-08
    • 文件大小:48558
    • 提供者:blare
  1. lab3_group27

    0下载:
  2. 数字电路的基本门,有register,fulladder,还有一个洗衣机的控制程序-The basic digital circuit gates, register, fulladder, there is a washing machine control program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:308550
    • 提供者:都是
  1. Universal-Register

    0下载:
  2. Octal D-Type Register with 3-State Outputs -- Simple model of an Octal D-type register with three-state outputs using two concurrent statements.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:996
    • 提供者:jgc
  1. Octal-D-Type-Register

    0下载:
  2. Octal D-Type Register with 3-State Outputs -- Simple model of an Octal D-type register with three-state outputs using two concurrent statements.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:546
    • 提供者:jgc
  1. register

    0下载:
  2. 用Verilog语言写一个简单的移位寄存器,可以进行算术移位和逻辑移位。-Verilog language used to write a simple shift register, can be arithmetic shift and logical shift.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:314237
    • 提供者:sunying
  1. sr12univ_a

    0下载:
  2. universal shift register vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:680
    • 提供者:ayhan
« 1 2 3 45 6 7 8 9 10 ... 50 »
搜珍网 www.dssz.com