搜索资源列表
LCD1602
- 由于 1602 是慢速设备,根据我们显示网址 32 个字符的架构,我们在顶层设计了一个FIFO, 在开始工作的时候一次性把要显示的字符传到在LCD1602上显示RedCore网址 FIFO中,在1602控制层代码中再从FIFO读出送 去显示,加FIFO的好处是,高速的TOP层可以不用去等待慢速的1602写时序,把两个层次的模块 独立开来。-Since 1602 is a slow device, according to our display URL to 32 charac
queue
- 队列的基本程序代码,比如入队,出队,取队头,此代码用链表的方式采用的FIFO(first in first out),新元素(等待进入队列的元素)总是被插入到链表的尾部,而读取的时候总是从链表的头部开始读取。每次读取一个元素,释放一个元素。所谓的动态创建,动态释放。因而也不存在溢出等问题。由于链表由结构体间接而成,遍历也方便。-The basic code of the queue, for example into the team, the team, the first team to t
VHDL_RAM_FIFO_ROM
- VHDL代码实现FIFO从ROM中读取数据然后传输到RAM中-VHDL code for FIFO read data ROM to RAM and then transfer
SOA_MAT
- VERILOG code for NOC FIFO -VERILOG code for NOC FIFO ..
uart16550_latest.tar
- UART16550是16550兼容的UART核心(主要)。 总线接口是WISHBONE SoC总线启。B. 所有功能的标准选择16550 UART:FIFO的基础操作,要求和其他中断。 数据表可以下载从CVS树随着源代码-uart16550 is a 16550 compatible (mostly) UART core. The bus interface is WISHBONE SoC bus Rev. B. Features all the standa
FIFOonFPGAtoUSB
- 这个一个基于FPGA的FIFO的传输资料,可以用在USB的传输上,里面有视频有源代码,还有估计的设计,相关的文档说明等等。-The transmission of a data FIFO of FPGA-based, can be used on USB transmission, which has a video source code, as well as estimates of design, related documentation, and so on.
alnorkthm
- 页面置换算法的演示程序及代码,包含FIFO,LRU,OPT算法-Page replacement algorithm demo and code, including FIFO, LRU, OPT algorithm
size
- C language source code 采用C程序实现任意大小的FIFO(C language source code of any size FIFO is realized by using C program)
503859
- C language source code 采用C程序实现任意大小的FIFO()
6159832
- C language source code 采用C程序实现任意大小的FIFO()
uart_design
- UART设计的VERILOG代码,具有FIFO功能,能实现CPU与外设之间的数据与指令通信(The VERILOG code designed by UART, which has the function of FIFO, can realize the communication between the data and the instruction between the CPU and the peripherals)
286332
- C language source code 采用C程序实现任意大小的FIFO()