CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - timing

搜索资源列表

  1. Delphi.timing.data.into.design.code

    0下载:
  2. Delphi定时数据导入设计代码Delphi timing data into the design code -Delphi timing data into the design code
  3. 所属分类:Delphi VCL

    • 发布日期:2017-03-27
    • 文件大小:313107
    • 提供者:i
  1. Delphi.timing.module.development.design.code

    0下载:
  2. Delphi编程定时模块开发设计代码Delphi Programming timing module development and design code -Delphi Programming timing module development and design code
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-29
    • 文件大小:756969
    • 提供者:kx
  1. VB.code.modular.programming.network.timing

    0下载:
  2. VB模块化编程网络计时代码VB code for modular programming network timing -VB code for modular programming network timing
  3. 所属分类:WinSock-NDIS

    • 发布日期:2017-03-29
    • 文件大小:3078
    • 提供者:7
  1. VESA-timing_dmt(NEW)10

    1下载:
  2. 介绍VESA标准显示屏监控时序,详细介绍分辨率,行,场频率-This document includes all current VESA Monitor Timing Standards & Guidelines. Guidelines are subjected to the same VESA review and approval process as Standards , but are designated as Guidelines to ease concer
  3. 所属分类:SCM

    • 发布日期:2017-03-24
    • 文件大小:455290
    • 提供者:杨永
  1. timing

    0下载:
  2. Provides functions for timing algorithms
  3. 所属分类:Other systems

    • 发布日期:2017-04-14
    • 文件大小:3326
    • 提供者:Mohammad
  1. TimingController

    0下载:
  2. 能够实现 LCD时序驱动,通常cpu送出的信号为data bus信号,液晶屏幕并不能正常显示,需要lcd driver-LCD timing controller, usually cpu send out the data bus signal, so the lcd driver can t display normally, need the driver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:985960
    • 提供者:hao
  1. modelsim-timing-analysis

    0下载:
  2. 自己整理的一个关于如何使用modelsim进行功能仿真,时序仿真和布局布线的后仿真的文档,例子是抄的,针对的版本是modelsim se6.2b-Their finishing a feature on how to use modelsim for simulation, timing simulation and post-layout simulation of the document, copy the example is for the version of modelsim se
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:705918
    • 提供者:雍振强
  1. 1ms-timer-timing-B

    0下载:
  2. MSP430F149的定时器B产生大约1ms的定时,使主程序退出低功耗模式。主程序执行一遍流程,再次进入休眠,等待下一次被唤醒。中断TIME_FA次后,改变定时器的定时时间。每次中断的时候翻转P4.1脚的电平,使LED熄灭或者点亮。-MSP430F149 generate approximately 1ms timer timing B, the main program to exit low-power mode. Main program execution once the proces
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:20352
    • 提供者:程佩
  1. Aer

    0下载:
  2. 一种改进的时钟定时抖动估计方法An improved estimation of clock timing jitter-An improved estimation of clock timing jitter
  3. 所属分类:matlab

    • 发布日期:2017-04-05
    • 文件大小:431565
    • 提供者:quest66
  1. Ward-Calling-System_-timing-_latch

    0下载:
  2. 病房呼叫系统 锁存器 计时模块 优选模块 时间模块-Ward calling system timing module latch time module selection module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:10731
    • 提供者:北堂傲天
  1. gcc-timing

    0下载:
  2. ibm cell芯片编程,使用gcc交叉编译器实现定时功能的代码。-ibm cell chip programming, using the gcc cross-compiler to achieve timing code.
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-04-04
    • 文件大小:24013
    • 提供者:网校龙
  1. HC11-timing

    0下载:
  2. hc11 timing source code and simulation in Verilog program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:176650
    • 提供者:Stefka
  1. The-timing-of-track-and-field

    0下载:
  2. 设计一个比赛日程安排表,使得在尽可能短的时间内完成比赛。-The timing of track and field
  3. 所属分类:matlab

    • 发布日期:2017-03-22
    • 文件大小:125140
    • 提供者:李楠
  1. timing-marquee

    0下载:
  2. 自己在做课程设计的时候做的一个简单的定时跑马灯程序。-A simple timing marquee program.
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:44388
    • 提供者:wangbin
  1. Maxplus-timing-simulation

    0下载:
  2. 主要介绍Max_plus_的时序仿真与时序分析,对刚入门的很有帮助意义。-Introduced Max_plus_ timing simulation and timing analysis, meaning just getting started helpful.
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-04
    • 文件大小:1224812
    • 提供者:Aaran
  1. VESA-VGA

    1下载:
  2. VESA VGA时序标准,介绍各种VGA时序。-VESA VGA timing standards, introduce a variety of VGA timing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:892131
    • 提供者:chen
  1. time

    0下载:
  2. 几篇解读FPGA内部时序问题的好文章,从最近本的Tco,Tsu,Th等入门。一直到如何对时序进行约束,如何处理各种影响FPGA时钟的因素。如何读懂时序图(Interpreting the Timing Diagram) -FPGA internal timing problems read several good articles, from the most recent of Tco, Tsu, Th and other entry. How the timing has to be co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3587149
    • 提供者:徐博
  1. timing

    0下载:
  2. Video RGB timing搭配FPGA系統及三色LED控制,可以實現色序法(Field sequential display).-Video RGB timing with FPGA and three-color LED control system can achieve color sequential (Field sequential display).
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:5582
    • 提供者:pin
  1. Timing-tools

    0下载:
  2. 定时工具。 运行指定程序,关机,重启,注销。 其它功能,有待添加-Timing tools. Runs the specified program, shutdown, restart, log off. Other features to be added
  3. 所属分类:Other systems

    • 发布日期:2017-04-17
    • 文件大小:177818
    • 提供者:小染
  1. Timing

    0下载:
  2. This is the source code of interface programming of Timing in Linux Platform
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-04-17
    • 文件大小:238965
    • 提供者:wangbinghui
« 1 2 3 45 6 7 8 9 10 ... 50 »
搜珍网 www.dssz.com