CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 锁的方案

搜索资源列表

  1. AVR9OS8535

    0下载:
  2. :介绍了一种新型电子安全密码锁的应用背景、基本功能和要求,根据一种新型的编码状态机耦合工作原理,建 立了电子锁的结构模型,给出了系统设计方案、硬件设计及单片机程序流程。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:135530
    • 提供者:罗志坚
  1. ICcardlock

    0下载:
  2. 智能卡电子锁方案 控制器采用单片机89C51,IC卡采用ATMEI 公司的AT24C01。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2014-01-17
    • 文件大小:179138
    • 提供者:郭铁茂
  1. based-on-51-dianzisuo

    1下载:
  2. 基于51系列的电子锁设计方案,包含程序,pdf文件
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:135530
    • 提供者:徐某
  1. ddd

    1下载:
  2. 目录 I 摘要 III ABSTRACT IV 第一章 绪论 1 1.1 项目背景 1 1.2 项目研究内容和任务 1 1.3 论文各部分主要内容 1 第二章 曼彻斯特码的原理及其编码规则 3 2.1 曼彻斯特码简介及其编码规则 3 2.2 曼彻斯特码原理 3 2.3 曼彻斯特码的应用范围 5 2.3.1 曼彻斯特码在LAN中的应用 7 2.3.2 曼彻斯特码在测井系统中的应用 7 第三章 曼彻斯特编解码方案 9 3.1 编码电路 9
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:24829
    • 提供者:廖志略
  1. CarApp.rar

    0下载:
  2. 小车上用的电脑锁方案(射频卡当钥匙):包括原理图,PCB,源程序,以及一些器件的资料,,Small car with a computer lock program (RF card when key): including schematics, PCB, source code, as well as some information on the device,
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-10
    • 文件大小:2154578
    • 提供者:雷建军
  1. CyclonePLL

    1下载:
  2. Cyclone™ FPGA具有锁相环(PLL)和全局时钟网络,提供完整的时钟管理方案。Cyclone PLL具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出,进行系统级的时钟管理和偏移控制。Altera® Quartus® II软件无需任何外部器件,就可以启用Cyclone PLL和相关功能。本文将介绍如何设计和使用Cyclone PLL功能。 PLL常用于同步内部器件时钟和外部时钟,使内部工作的时钟频率比外部时钟更高,时钟延迟和时钟偏移最小,减小或调整时钟
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:554027
    • 提供者:裴雷
  1. dos

    0下载:
  2. 目前使用最广泛的软件保护方法,我们可以将其分为两类:依赖硬件的保护文案和不依赖硬件的保护方案。依赖硬件的保护方案主要有:软盘保护,加密卡保护,软件锁保护(俗称“加密狗”)以及光盘加密等,这些方案的共同特点就是保护措施都要涉及某一具体的硬件来实现,涉及的硬件可能是软件盘,U盘,光盘或者其它外接设备-At present, the most widely used method of software protection, we can be divided into two categories
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-04-03
    • 文件大小:593219
    • 提供者:姚磊
  1. video_process_base_on_DSPandFPGA

    0下载:
  2. 基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管
  3. 所属分类:Special Effects

    • 发布日期:2017-04-04
    • 文件大小:547256
    • 提供者:John
  1. 1

    0下载:
  2. 我做的用于非接触电能传输的自适应谐振技术方案,用到了MATLAB仿真,对研究非接触供电,以及学习锁相环的MATLAB仿真有很好的帮助。-Principles of Adaptive Resonance Technology for Contactless Power Transmission System,contactless, adaptive, series resonance, phase-locked loop
  3. 所属分类:matlab

    • 发布日期:2017-04-07
    • 文件大小:703371
    • 提供者:赵彪
  1. vhdl

    0下载:
  2. 抢答器的vhdl设计 设计任务: (1)设计一个可容纳4组参赛的数字式抢答器,每组设一个按钮,供抢答使用。 (2)抢答器具有第一信号鉴别和锁存功能,使除第一抢答者外的按钮不起作用。 (3)设置一个主持人“复位”按钮。 (4)主持人复位后,开始抢答,第一信号鉴别锁存电路得到信号后,由指示灯显示抢答组的编号,同时扬声器发出2~3秒的音响。 扩展功能: (5)设置一个计分电路,每组开始预制100分,由主持人计分,答对一次加10分,答错一次减10分。 计要求: (1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1335
    • 提供者:冷与
  1. 2345676588FPGAxiebofenxi

    0下载:
  2. 本文给出一种基于FPGA的新型谐波检测系统的设计方案。在该方案中,采用FPGA实现快速的FFT运算,采用数字锁相环来同步被测信号,以减小由非同步采样所产生的误差并给出实现的设计实现。数字锁相环和FFT算法用VHDL语言设计实现,该方案能提高谐波分析的精度以及响应速度,同时大大地精简了硬件电路, 系统升级非常方便。-This paper presents a new FPGA-based harmonic detection system design. In the scheme, using
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:18179
    • 提供者:何正亚
  1. airdoor

    0下载:
  2. 锁匙多了,繁锁累赘,并且易被复制、丢失、淋锈。很不错的航空公司门禁系统方案-air door
  3. 所属分类:SCM

    • 发布日期:2017-05-02
    • 文件大小:838859
    • 提供者:swl
  1. Oracle_DBA_Master

    1下载:
  2. 《Oracle数据库DBA专题技术精粹》从DBA的角度阐述了Oracle数据库的结构内幕、管理经验和优化技巧,并列举了很多实用的案例。本书主要分为五大部分,基础篇主要介绍了一些基础技术与OCP认证相关的一些内容,内各种平台上安装与建库的技巧以及在9i里面出现的新特性;结构篇包括对回滚段、存储结构等的深入讨论,并彻底阐述了困扰许多用户的字符集问题;备份与恢复篇列举了大量实际案例,讲述了在不同的需求环境下所应采取的备份方案以及进行故障恢复的方法;性能篇深入分析了Statspack等常用的调整工具的原
  3. 所属分类:Oracle

    • 发布日期:2016-10-14
    • 文件大小:17335296
    • 提供者:
  1. The_shortwave_high-speed_QAM_signal_fast_without_j

    0下载:
  2. 一种短波高速QAM信号快速无抖动码元同步方案的设计,文章基于Gardner定时误差检测算法、预滤波和一阶过零检测锁相环理论,结合卡尔曼 滤波算法,设计了一种快速无抖动的短波高速QAM信号全数字解调码元同步方案,从理论上 推导了方案中各个参数的设置方法,并在不同的信道环境下测试算法的性能,仿真结果显示 该方案具有优良的性能。 -A short high-speed QAM signal symbol timing quickly without jitter in the desi
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-03-29
    • 文件大小:191331
    • 提供者:longx
  1. YinHangJia

    0下载:
  2. 关于操作系统中的银行家算法,输入初始的资源量以及资源分配方案,通过银行家算法得出死锁的预防-Bankers on the operating system algorithm, enter the initial amount of resources and resource allocation scheme, obtained through the banker' s algorithm to prevent deadlock
  3. 所属分类:CSharp

    • 发布日期:2017-04-17
    • 文件大小:42746
    • 提供者:Amon
  1. 微信的FOC方案_AN1299

    2下载:
  2. 微 芯的FOC方案,这是使用PLL锁相环设计的,比1078的反正切要好(FOC scheme, which is the use of PLL phase-locked loop design, is better than 1078 point anyway)
  3. 所属分类:其他

    • 发布日期:2017-10-20
    • 文件大小:2821120
    • 提供者:bosco
  1. 一个电动车控制器方案

    4下载:
  2. 1》 起步噪音抑制-60/120相角兼容选择(D孔)-ABS柔性电子刹车(X孔) 2》 断电高电平刹车SH和低电平刹车SL-转把电压兼容3.5和4.1的转把 3》 外接低电平防盗抱死锁电机-平均电流限流-峰值电流抑制-运行电流过大保护-电池低压检测3.1基准电压-限速20选择-同步整流-霍尔相序错误保护-上电防飞车-转把短路保护-上电安全自检-LED闪烁次数和快慢表示状态和故障代码-数字和模拟仪表输出接口-电机堵转3秒保护 4》备用电源2次欠压应急行驶功能选择口在Q孔-在48V正常欠压情况
  3. 所属分类:通讯编程

    • 发布日期:2018-04-22
    • 文件大小:1083392
    • 提供者:健康程序员
  1. BF5821AMXX-应用规格书V5.0_20181224

    1下载:
  2. 比亚迪BF5812芯片规格书,适合电子自能锁的各种方案。(BYD BF5812 Chip Specification,Suitable for various schemes of electronic self-locking.)
  3. 所属分类:硬件设计

    • 发布日期:2020-05-30
    • 文件大小:557056
    • 提供者:一就一个
  1. 六人抢答器

    1下载:
  2. 数字式竞赛抢答器主要由74 系列集成电路组成。该抢答器除具有基本的抢答功能外, 还能实现定时、报警和抢答信号的鉴别和首个抢答锁存等抢答相关的多功能。在初始状态主持人掌握整个抢答电路的复位键个开始抢答键,在抢答开始的时候,主持人先将电路复位,接着按下开始键,即可进入30s常规抢答;若在按下开始键之前抢答者按下按钮,电路则会报警(所对应的组的led灯将会点亮),电路将自动扣去提前抢答的组的10分。在有人抢答到后,电路会锁存第一个抢答到的组号,并进入120s答题时间,答对加分,答错则扣分。6个组别原始
  3. 所属分类:其他

    • 发布日期:2020-09-06
    • 文件大小:1404928
    • 提供者:LYRhang
  1. Lpfilter_20190503

    2下载:
  2. 环路滤波器是通信信号调制解调中最重要的一个部分,环路滤波器设计的好坏将直接影响到接收机的性能指标,二阶锁频辅助三阶锁相环路滤波器可以稳定跟踪具有加加速度的信号源,是现代通信中非常实用的技术,本文中详细编写了单载波信号产生模块、信道噪声模块、数字正交下变频模块、鉴频鉴相模块、环路滤波器模块,并包含了完整的testbench模块,对于初学者非常有用。(Loop filter is the most important part of communication signal modulation a
  3. 所属分类:其他

    • 发布日期:2020-11-16
    • 文件大小:6156288
    • 提供者:furypie
« 12 »
搜珍网 www.dssz.com