CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - 锁的方案

搜索资源列表

  1. AVR9OS8535

    0下载:
  2. :介绍了一种新型电子安全密码锁的应用背景、基本功能和要求,根据一种新型的编码状态机耦合工作原理,建 立了电子锁的结构模型,给出了系统设计方案、硬件设计及单片机程序流程。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:135530
    • 提供者:罗志坚
  1. ICcardlock

    0下载:
  2. 智能卡电子锁方案 控制器采用单片机89C51,IC卡采用ATMEI 公司的AT24C01。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2014-01-17
    • 文件大小:179138
    • 提供者:郭铁茂
  1. based-on-51-dianzisuo

    1下载:
  2. 基于51系列的电子锁设计方案,包含程序,pdf文件
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:135530
    • 提供者:徐某
  1. ddd

    1下载:
  2. 目录 I 摘要 III ABSTRACT IV 第一章 绪论 1 1.1 项目背景 1 1.2 项目研究内容和任务 1 1.3 论文各部分主要内容 1 第二章 曼彻斯特码的原理及其编码规则 3 2.1 曼彻斯特码简介及其编码规则 3 2.2 曼彻斯特码原理 3 2.3 曼彻斯特码的应用范围 5 2.3.1 曼彻斯特码在LAN中的应用 7 2.3.2 曼彻斯特码在测井系统中的应用 7 第三章 曼彻斯特编解码方案 9 3.1 编码电路 9
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:24829
    • 提供者:廖志略
  1. CarApp.rar

    0下载:
  2. 小车上用的电脑锁方案(射频卡当钥匙):包括原理图,PCB,源程序,以及一些器件的资料,,Small car with a computer lock program (RF card when key): including schematics, PCB, source code, as well as some information on the device,
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-10
    • 文件大小:2154578
    • 提供者:雷建军
  1. CyclonePLL

    1下载:
  2. Cyclone™ FPGA具有锁相环(PLL)和全局时钟网络,提供完整的时钟管理方案。Cyclone PLL具有时钟倍频和分频、相位偏移、可编程占空比和外部时钟输出,进行系统级的时钟管理和偏移控制。Altera® Quartus® II软件无需任何外部器件,就可以启用Cyclone PLL和相关功能。本文将介绍如何设计和使用Cyclone PLL功能。 PLL常用于同步内部器件时钟和外部时钟,使内部工作的时钟频率比外部时钟更高,时钟延迟和时钟偏移最小,减小或调整时钟
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:554027
    • 提供者:裴雷
  1. vhdl

    0下载:
  2. 抢答器的vhdl设计 设计任务: (1)设计一个可容纳4组参赛的数字式抢答器,每组设一个按钮,供抢答使用。 (2)抢答器具有第一信号鉴别和锁存功能,使除第一抢答者外的按钮不起作用。 (3)设置一个主持人“复位”按钮。 (4)主持人复位后,开始抢答,第一信号鉴别锁存电路得到信号后,由指示灯显示抢答组的编号,同时扬声器发出2~3秒的音响。 扩展功能: (5)设置一个计分电路,每组开始预制100分,由主持人计分,答对一次加10分,答错一次减10分。 计要求: (1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1335
    • 提供者:冷与
  1. 2345676588FPGAxiebofenxi

    0下载:
  2. 本文给出一种基于FPGA的新型谐波检测系统的设计方案。在该方案中,采用FPGA实现快速的FFT运算,采用数字锁相环来同步被测信号,以减小由非同步采样所产生的误差并给出实现的设计实现。数字锁相环和FFT算法用VHDL语言设计实现,该方案能提高谐波分析的精度以及响应速度,同时大大地精简了硬件电路, 系统升级非常方便。-This paper presents a new FPGA-based harmonic detection system design. In the scheme, using
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:18179
    • 提供者:何正亚
  1. airdoor

    0下载:
  2. 锁匙多了,繁锁累赘,并且易被复制、丢失、淋锈。很不错的航空公司门禁系统方案-air door
  3. 所属分类:SCM

    • 发布日期:2017-05-02
    • 文件大小:838859
    • 提供者:swl
  1. DSP_FPGAcontrol232

    1下载:
  2. 传统的DSP 控制通常针对的是三相系统,其外设资源不能满足多相逆变器的控制要求,文中 提出一种DSP + FPGA 的控制器解决方案. 特别利用了FPGA 逻辑资源丰富,编程灵活的特点,设 计了译码电路、脉冲发生、串口通信、看门狗保护、硬件状态锁存等功能单元,在有效扩展系统功能 的同时,降低了运算单元的负荷,提高了整体性能. 对设计进行了时序仿真,并将其应用于8 MW逆变器的控制系统中,结果验证了设计方案的功能性与可靠性.-Traditional DSP control is usu
  3. 所属分类:DSP program

    • 发布日期:2017-04-04
    • 文件大小:581312
    • 提供者:ywj
  1. weitb

    0下载:
  2. 在数字通信中,通常直接从接收到的数字信号中提取位同步信号,这种直接法按其提取同步信号的方式,大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法,本设计方案就是基于锁相环的位同步提取方法,能够比较快速地提取位同步时钟,并且设计简单,方便修改参数。采用Quartus II设计软件对系统进行了仿真试验,并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。-In digital communication, usually from receiving direc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:596356
    • 提供者:dandan
  1. DSPBasedDigitalControlOfOnlineUPS

    1下载:
  2. 本文介绍了一种控制对象以中小型UPS为模型的、基于TMS320F240的数字化控制平台的样机实验系统。经对比系统采用了单极性调制的SPWM方式,并根据核心处理芯片的各类资源给出了一套具体的软硬件数字化实现方案。系统硬件部分主要包括输出电压、输出电流、市电频率/相位等各类信号的采集和处理,以及输出PWM信号的隔离、驱动等。系统软件部分则包括UPS各种系统功能的实现,其中主要研究了软件锁相环(市电跟踪)、有效值调节、各类保护、PWM波的生成、闭环控制等的实现。-This article descri
  3. 所属分类:DSP program

    • 发布日期:2017-11-14
    • 文件大小:2668305
    • 提供者:
  1. Electronic-coded-lock

    0下载:
  2. AT89C2051为核心的单片机控制方案,显示采用1602。系统能完成开锁、超时报警、超次锁定、管理员解密、修改用户密码基本的密码锁的功能。除上述基本的密码锁功能外,还具有调电存储、声光提示等功能,依据实际的情况还可以添加遥控功能。本系统成本低廉,功能实用。-AT89C2051 microcontroller core control program using 1602. The system can unlock timeout alarm, Transdimensional locked
  3. 所属分类:SCM

    • 发布日期:2017-11-16
    • 文件大小:381892
    • 提供者:liuxing
  1. BF5821AMXX-应用规格书V5.0_20181224

    1下载:
  2. 比亚迪BF5812芯片规格书,适合电子自能锁的各种方案。(BYD BF5812 Chip Specification,Suitable for various schemes of electronic self-locking.)
  3. 所属分类:硬件设计

    • 发布日期:2020-05-30
    • 文件大小:557056
    • 提供者:一就一个
  1. CS5218设计资料 CS5218最新说明书 CS5218芯片

    0下载:
  2. Capstone CS5218是一款单端口HDMI/DVI 电平移位器/中继器,具有重新定时功能。它支持交流和直流耦合 TMDS 信号高达 3.0-Gbps 的操作与可编程均衡和抖动清洗。它包括 2 路双模 DP 电缆适配器寄存器,可用于识别电缆适配器的功能。抖动清除 PLL 可以更好地满足更高数据速率的 HDMI 抖动合规性。设备的操作和配置可以通过引脚设置或 I2C 总线来实现。自动关机和静噪以提供灵活的电源管理 1. 特点总则 符合高达 3.0Gbps 的 HDMI 1.4b 规格
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2021-07-19
    • 文件大小:268338
    • 提供者:TEL13699758578
搜珍网 www.dssz.com