搜索资源列表
clockdesign
- 基于SMART-I实验平台的时钟电路设计与实现，利用vhdl编程进行仿真，并且下载实现，功能正确-based on SMART - I platform clock circuit design and implementation vhdl use simulation program, and download realization function correctly
FPGA
- 高级FPGA 教学实验平台实验指导书－嵌入式系统设计
clock_verilog.rar
- verilog语言实现的数字钟，各种定时闹钟功能类似真实的表~利用EDA实验平台实现~~,Verilog language implementation of the digital clock, alarm clock features a variety of regular table similar to the real experimental platform ~ using EDA implementation ~ ~
FPGA_DE2_MUSIC
- 基于FPGA的乐曲硬件演奏模块设计，利用硬件描述语言设计符合技术指标的乐曲硬件发生模块，建立实验模型，通过电路仿真和下载硬件测试，在DE2 EDA实验平台上验证其功能-FPGA-based music performance modular design of hardware, using hardware descr iption language designed to meet specifications of the piece of hardware modules occurs,
shuzizhong
- 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。 实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告-The design of a can be hours, minutes, seconds time of 12 hours or 24 hours system, d
DE-II-I2C
- 基于DE II实验平台，读取音频信号的I2C总线控制程序- based on the DE II experimental platform, the audio signal read I2C bus control procedures
liushuideng
- 流水灯程序，１．在ＣＨ－３实验平台上通过ＬＥＤ０～ＬＥＤ７八位ＬＥＤ发光二极管实现流水灯显示，流水效果为LED灯依次亮起，第二个灯亮时第一个熄灭２．用按键切换产生２种流水效果-Process water lights, 1. CH-3 in the experimental platform LED0 ~ LED7 through eight light-emitting diode LED lights show the achievement of water, running water
calculator
- 课设一个，又臭又长，是一个用verilog编写的计算器，对应革新科技的某个sopc开发平台，键盘会扫描，七段二极管会译码且是并行输出，上传的是整个工程，在该开发平台上基本正常，主程序段编写的较为幼稚，希望大家多多扔玉。注：主程序段预计做八位计算器，后来因为实验平台只有六个数码管无奈之下后两位没接，主程序中的ac有问题，在开发平台上没效果，压缩包里的图是主程序在quartus下的仿真图，开发环境是quartus，不知应选哪项。最后：初次上传欢迎指正 -Set up a class, but als
VGA
- 基于VHDL语言和Altera cycloneII实验平台的VGA实验，希望对初学者有所帮助-VHDL language and Altera cycloneII based experimental platform VGA experiment, hope to help beginners
LampsSequencer
- FPGA开发，ALTERA的EP2C5实验平台，制作流水灯程序VHDL-FPGA
UHF-RFID-CRC
- 本文首先研究了IsO／IECl8000．6标准中A、B两类短程通讯的前向链路与返回 链路的数据编码方式，对(FMO)双相间隔编码、(PIE)脉冲间隔编码、曼切斯特码 的编解码方式和技术参数进行了深入的分析，并利用FPGA实验平台对这三种编 码的编、解码电路进行了设计和仿真。然后对UHF RFID系统的差错控制技术原理 进行了探讨，重点研究了ISo／IECl8000．6标准中采用的数据保护与校验技术，即 循环冗余校验(CRC)技术。分析了基于线性反馈移位寄存器(LFSR)实现C
UP-CUP-FPGA2C35-II
- UP-CUP FPGA2C35-II平台使用说明书，用于博创嵌入式实验平台-UP-CUP FPGA2C35-II platform manual, embedded test platform for Borch
eda
- 本实验目标是利用FPGA逻辑资源，编程设计实现一个串行通用异步收发器。实验器件为“创新综合实验平台”上集成的Altera NIOSII开发板，FPGA芯片型号为EP1C12F324C8。电路设计采用VHDL硬件描述语言编程实现，开发软件为QuartusII6.0。-The goal is to use the FPGA logic resources, programming design realize a serial general asynchronous transceiver. Th
MyTimer
- 电子表功能描述 电子表共有5种功能：功能1为数字钟；功能2为数字跑表；功能3为调时；功能4为闹钟设置；功能5为日期设置。除调时功能以外，电子表处于其他功能状态下时并不影响数字钟的运行。使用数字钟功能时，还可以通过按键快速查看当前的闹钟设置时多功能间和当前日期。该电子表利用EDA实验平台的扬声器整点报时和定时报时，设置3个按键分别作为功能键和调整键。 -Functional descr iption of electronic clock： Electronic clock has a
Q
- 高级FPGA 教学实验平台实验指导书－逻辑设计-Advanced FPGA teaching experimental platform for experimental instructions- logic design
DE2开发板的简单nios实验
- 一个基础的FPGA的实验，包括sopc搭建硬件平台到用NIOS II软件编写控制程序。本实验是基于DE2开发板做的，可直接下载入片内观察到流水灯的现象。
kechengsheji
- 电子密码锁是基于FPGA实验平台设计的，能够实现密码输入、密码校验、密码设置和更改密码，错误报警和密码错误三次自锁键盘并报警的功能。-Electronic locks, FPGA-based experimental platform can be achieved password entry, password verification, password settings, and change your password, false alarms and the wrong passw
vga
- 在GX-SOC/SOPC-CIDE综合创新开发实验平台的vga显示器上显示彩色条纹-In GX- SOC/SOPC- CIDE comprehensive experiment platform of innovation development display on VGA display color stripes
CPU
- 运用vhdl硬件描述语言在quartus II开发环境下独立设计与实现了基于精简指令集的五级流水线CPU的设计与实现。该流水CPU包括：取指模块，译码模块，执行模块，访存模块，写回模块，寄存器组模块，控制相关检测模块，Forwarding模块。该CPU在TEC-CA实验平台上运行，并且通过Debugcontroller软件进行单步调试，实验表明，该流水线CPU消除了控制相关、数据相关和结构相关。-Using vhdl hardware descr iption language developm
shiyan_5_1
- 这是一个VHDL写的数码管扫描程序，本人在实验平台上验证无误，原版。-This is a write VHDL digital scanner, I verify and correct the experimental platform, the original.