搜索资源列表
Protues
- 单片机程序，结合FPGA开发，一般做工程项目的电子工程师都知道这一点，适合于大部分单片机初学者学习使用！-the MCU
EDK_lab_chinese
- Almighty-EDK开发套件是一款以Xilinx最新90ns工艺的Spartan3S700A FPGA为核心，以 USB2.0及RJ45，VGA，AC97接口应用为主要针对市场的产品，利用Almighty开发板上的高效低成 本ADC及FPGA外围大容量SDR SDRAM、Nor Flash存储器，配合使用FPGA内部的乘法器单元、 逻辑单元及MicroBlaze软核处理器，用户可以搭建强大的SOC应用平台，同时Almighty开发套件支 持通过USB2.0/RS232等PC接
FPGAmusic-player
- 本项目实现通过拨码开关选择不同的歌曲进行播放，并在相应的七段数码管及LED显示正在播放的音阶的音乐播放器。本项目只添加了三首歌曲，有兴趣的网友可以按照乐谱试着添加更多歌曲！-The project achieved by DIP switch to select different songs to play, and in the corresponding seven-segment LED display and the scale is playing music player. The
FPGA-SOPC-
- FPGA SOPC 视频图像处理...基于FPGA和SOPC的视频图像处理系统的研究 应芳琴 【摘要】：介绍... 1本项目研究的理论与实际意义近年来,视频图像处理系统以实时性强-Video image processing ... FPGA SOPC and SOPC FPGA-based video image processing system studies should fang Qin Abstract: Introduction ... a project of the theor
sclock
- 一个verilog实现的秒表程序，项目文件-Verilog implementation of a stopwatch program
cpld-collocate
- 简单介绍了AHDL语言的使用规则，注意项目，并简单举例。-A brief introduction to the use AHDL language rules, pay attention to the project, and a simple example.
SPI_master_recv_test
- 这是一个我在项目中自己编写的有关SPI接收的程序。里面有仿真。-This is one I have written in the project received the SPI program. Inside the simulation.
hahatu
- 让FPGA的输出正确的VGA时序，方面修改和嵌入到你的项目里面，可以查看VGA的时序。-The FPGA to the VGA output of the correct timing, in modified and embedded into your project which you can view the VGA timing.
CoDeSys-programming-Introduction
- codesys编程简介，CoDeSys 是一种功能强大的PLC软件编程工具，它支持IEC61131-3标准IL 、ST、 FBD 、LD、 CFC、 SFC 六种PLC编程语言，用户可以在同一项目中选择不同的语言编辑子程序，功能模块等。-CoDeSys programming Introduction
fpga_code
- ZLG_EasyFPGA060开发板配套的源程序。包括：AES加密实验及文档，同步FIFO实验等项目。让新手快速掌握FPGA的开发流程，为进一步学习好FPGA打下坚实的基础。-ZLG_EasyFPGA060 development board supporting source. Include: AES encryption and document experiments, synchronous FIFO experiments and other projects. Novice to
ddstest
- 这是一个电子设计dds设计的项目，本设计居于FPGA的dds，该设计舍弃了单片机作为控制的思路，在fgga中嵌入NIOSII来作为控制，界面采用12864，但是菜单页面丰富，采用菜单结构编辑了多层次的界面，整个系统看上去很简洁，希望对搞电子设计的有帮忙，本人也是搞电子设计有一段时间。-dds which base on niosII and fpga
verilog_lab_solution
- Verilog 实验代码。。。经典的，里面都是完整的项目文件。 ISE环境。-Verilog test code. . . Classic, which is a complete project file. ISE environment.
bicycle
- 健身自行车项目的源码和顶层文件。基于quartus5.0，通过验收，请放心使用。-Exercise bike and top-level project source files. Based on quartus5.0, through inspection, please rest assured that use.
electronic-clock
- 数字电子钟是数字电路中的一个经典学习内容。我们选用电子钟作为最后结课项目的目的，是为了学习verilog语言、FPGA的基本知识、由顶层至底层的设计思路。-VHDL source code for electronic clock design to share
TrafficLight
- VHDL开发的数字交通灯控制器，项目实训内容；-The development of digital traffic light controller VHDL, project training content
RAD4FFTaRAD4iFFT
- 基4的FFT正变换和反变换程序，速度特快，使用方法简单且在程序注解中标注。带有测试程序，且在多个项目中应用，正确性毋容置疑。-Rad4FFT 和 Rad4iFFT
DIF_FFT
- 测试高级分析。使用方法简单且在程序注解中标注。带有测试程序，且在多个项目中应用，正确性毋容置疑。-For Measurement
SPLITFFT
- 分裂基快速FFT。使用方法简单且在程序注解中标注。带有测试程序，且在多个项目中应用，正确性毋容置疑。-Very Fast for FFT
UARTNUMBER
- 通过通讯控制数码管显示。以成功应用到项目中。通过S7200的自由协议发送要显示的数据到单片机中来控制4位数码管的显示。-Through the communication control digital tube display. With the successful application to the project. Through the S7200 free protocol to send data to be displayed to the MCU to control the
water_led_design
- 一个项目吧，但是结构很完整，基本上都是必须的部分了，虽说只是流水灯-A project, but the structure is complete and basically essential part, although only light water