CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 485

搜索资源列表

  1. uart

    1下载:
  2. uart的vhdl实现,包含完整quartus工程文件,相信会有较大帮助-uart vhdl quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:212849
    • 提供者:Carlin
  1. 232to485

    1下载:
  2. 232转485电路,电路从串口取电,无需外接电源-232 to 485 circuits, the circuit to take power from the serial port, no external power supply
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:34404
    • 提供者:王飞
  1. RS485EN

    0下载:
  2. RS485的双向通信处,正在为此头疼的同学们可要注意了,这个可以解决你们双向通信过程中的很多问题哦-Two-way RS485 communications, the headache is to this end they' ll pay attention to the students, this two-way communication you can solve many problems in the course of oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:151216
    • 提供者:江山
  1. an485_design_example

    0下载:
  2. 用硬件描述语言编写的写的关于485 应用的例子-Using hardware descr iption languages to write about 485 such cases in the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:297950
    • 提供者:andy
  1. 80C51_1

    0下载:
  2. 1.异步通信软件模拟2.基于RS-232的串口通信3.基于RS-485的多机通信4. I2C总线协议的软件实现5. SPI总线在单片机系统中的实现6.-wire-1. Asynchronous communication software simulation 2. Based on the RS-232 serial communication 3. Based on the RS-485 Multi-machine communication 4. I2C bus protocol soft
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:64242
    • 提供者:hdm
  1. NIOS_Uart

    0下载:
  2. 基于NIOS,串口---RS485通讯程序。接收中断函数的注册用服务。-Based on NIOS,--- RS485 serial communication program. Receive interrupt function registered with the service.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:2071
    • 提供者:ZZ
  1. hdlc_encode

    2下载:
  2. 基于Verilog的HDLC解码器。输出外接485进行差分输出。-HDLC-based Verilog decoder. Output of an external differential output 485.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4623806
    • 提供者:栾帅
  1. FPGAandRS232-485VerilogSourcecode

    0下载:
  2. FPGA串行通信口RS232-485构建,RS232和485有选择控制,源程序基于QuartusII6.0用Verilog语言撰写。-FPGA serial communication port RS232-485 build, RS232 and 485 to selectively control, source-based QuartusII6.0 written in Verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:115528
    • 提供者:吴文
  1. working_code

    0下载:
  2. rs 485 working code for project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4254
    • 提供者:sandhya
  1. DDS

    0下载:
  2. 基于AD9833的DDS模块EDA设计(vhdl)-serial(485 or 232)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3586
    • 提供者:shen_dong
  1. RS485

    0下载:
  2. /DM430-L型开发板RS485通信实验,通过开发板与电脑进行数据通信,485接在UART1上-/ DM430-L-type development board RS485 communication experiment, through the development board and computer data communications, 485 connection of the UART1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:22102
    • 提供者:陈尚权
  1. RS485

    0下载:
  2. 此程序用UART1外扩MAX485实现RS-485通信,运行前将TX1和P00 短接,RX1和P01短接,当接收到一个数据后,再将接收到的数据送出。-Expand this program in use UART1 MAX485 RS-485 communication, running before the TX1 and P00 short, short RX1 and P01, then the received data when the receiver to a data send.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1782
    • 提供者:songjun
  1. blauxe_4v8b_2d1e

    1下载:
  2. 4路数据光端机,光纤传输485或232数据控制球机云台,经过验证无问题-four data link
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:3217
    • 提供者:徐凡
  1. FPGA_uart

    0下载:
  2. altera 的 240 编写的 串口转换485程序!!最高支持波特率 为1152-ALTERA 240 written serial converter 485 programs! ! Supports up to 115200 baud rate! ! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:5086134
    • 提供者:layi_lau
  1. altera

    0下载:
  2. 用于串口与光纤通信,在232,以及485与光线的转接,需要自适应的算法。-For serial and fiber optic communications, in 232, and 485 and the light switching, requires adaptive algorithms.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3629112
    • 提供者:杨志鹏
  1. fpga-spi-to-uart

    0下载:
  2. FPGA的SPI转多路UART / 485-spi to uart or 485
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:196173
    • 提供者:123
  1. tongxin485

    1下载:
  2. 关于Verilog语言学习-485通信程序-Verilog on language learning-485 communication program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13667211
    • 提供者:pyg
  1. NIOSII

    0下载:
  2. 用NoisII软核实现超声波测距的时序和485通信-Soft-core with NoisII timing and realization of ultrasonic distance measurement 485
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9937743
    • 提供者:XiaoV
  1. GPS

    0下载:
  2. 本程序实现功能为接受GPS接收机时间信息,并编码形成IRIG-B时间码,同时跟设备总线通过485进行通信。包括原理图,单片机程序及CPLD程序。-This program implements functionality GPS receiver for receiving the time information, and encoding IRIG-B time code is formed, while with the device 485 to communicate via the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:464790
    • 提供者:jiawenjing
  1. txd_control

    0下载:
  2. uart串口发送控制模块 适合于485 422 232等接口-uart TXD——contrl Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:696
    • 提供者:王长友
« 12 »
搜珍网 www.dssz.com