CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - SUSPEND

搜索资源列表

  1. taxi

    0下载:
  2. 出租车计费器系统。起步价,3km后按1.2元/km计算,当计费器达到20元时,每千米加收50 的车费。车停止和暂停时不计费。-Taxi billing system. Pricing starts, 3km after 1.2/km calculated that when the meter reached 20 yuan per km additional 50 of the fare. Cars do not stop and suspend billing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.92kb
    • 提供者:dong
  1. watch

    0下载:
  2. 使用vhdl设计数码管显示的秒表; 能够准确的计时并显示; 开机显示00.00.00; 用户可以随时清零、暂停、计时;最大记时59分钟,最小精确到0.01秒。-Vhdl design digital display stopwatch accurate timing and display boot display 00.00.00 Users can be cleared at any time, suspend, timing 59 minutes maximum chronogra
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:338.49kb
    • 提供者:陈小龙
  1. seconds-counter

    0下载:
  2. 在EP2C5T144C8开发板上编的一个VHDL源程序,相当于一个秒表,读数可在4个数码管上显示,通过按键可暂停计数,可继续计数-In EP2C5T144C8 development board this a VHDL source code, the equivalent of a stopwatch, reading on the four digital tube display, can suspend count by buttons, can continue to count
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:600.88kb
    • 提供者:李杰
  1. cnt

    0下载:
  2. 在ise开发环境下,建立顶层模块和子模块的层次结构,其实现的功能是一个可复位课暂停开始继续的建议秒表-In ise development environment, establish a hierarchy of top-level modules and sub-modules, and its function is to achieve a resettable class resumes proposal to suspend the stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.95mb
    • 提供者:喻国芳
  1. time

    0下载:
  2. 利用quatars,vhdl实现有倒计时功能计时器,设计定时器功能有正向计时和倒向计时,可暂停计数,继续计数。当倒向计时计数为0时会报警(时间为1分钟)在报警期间可以认为关闭-Using quataus, VHDL realization which has the function of the countdown counter, timer design features are timing and backward timing, can suspend count, continue
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.26mb
    • 提供者:bella
搜珍网 www.dssz.com