搜索资源列表
-
0下载：
Verilog实现mini-uart，代码经过FPEG验证，含文档及流程图。-Verilog implementation mini-uart, code FPEG After verification, including documentation and flow chart.
-
-
0下载：
文档详尽、已验证的UART工程，含有testbench文件。采用VHDL、Verilog语言编写。-Detailed documentation, has proven UART works with testbench file. Using VHDL, Verilog language.
-
-
0下载：
本程序实现了通用异步收发的功能，程序改变自xilinx提供的参考文档，比较完善，读者可以通过程序进一步熟悉通用异步收发的功能。-This procedure implements the UART function, the program changed the reference from the xilinx documentation, more complete, more familiar to readers can be programmed universal asynchro
-
-
0下载：
verilog uart串口通讯程序设计 带个模块详细设计 及说明文档-Verilog the uart serial communication program design with the detailed design and documentation of a module
-
-
0下载：
UART的FPGA的实现，有工程和设计文档说明-FPGA implementation of the UART, engineering and design documentation for instructions
-
-
0下载：
该UART实例是很简单的EDK工程，在PLB总线上挂载了XPS-uartlite外围设备，作为串口的控制器，一般的EDK工程会将该IP作为基本外围设备来使用。包含bit流文件(在EDK上下载到FPGA上使用），和说明文档。-The UART instance EDK project is very simple and is mounted on the PLB bus the XPS-uartlite peripherals, general EDK works as a serial con
-
-
0下载：
Uart的设计，Verilog语言，包含设计文档。-Uart design, Verilog language, including design documentation.
-
-
0下载：
Verilog 实现的 UART串口读写控制核 参数化校验、时钟设置，完整工程（xilinx），包括文档、源码等。供学习参考，希望大家上传自己代码，共同提高，*小日本。-Verilog implementation of the UART serial port to read and write control nuclear parametric check, clock setting, complete project (Xilinx), including documentation
-
-
0下载：
实现一个一16750/16550 UART。该UART内核是完全基于另一个OpenCores的项目：UART_16750塞巴斯蒂安维特。
请找到有关于UART内核的文档。
该接口是现在有8位Wishbone总线兼容。
随着GHDL模拟器只需运行：
./ghdl_uart.bat
使用任何其他模拟器，开始模拟以下perl脚本必须运行之前：
uart_test_stim.pl> FILENAME.TXT
其中，FILENAME.TXT是通用的“stim_
-
