搜索资源列表
plj
- 程序用VHDL实现： 利用一秒定时测量频率 并且显示，范围0~-VHDL 0~
plj
- [frequent.rar] - 等精度频率计的设计，已经在实验箱上运行的。
plj
- 等精度数字频率计 的一个工程---包括vhdl源程序和编译后产生的相关文件
1243687
- 数字频率计VHDL程序 --文件名：plj.vhd。 --功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz。
数字频率计VHDL程序与仿真
- 数字频率计VHDL程序与仿真 文件名：plj.vhd。 --功能：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的 --高4位进行动态显示。小数点表示是千位，即KHz。 ,Digital Cymometer VHDL procedures and simulation of the file name: plj.vhd.- Function: frequency meter. With four shows that will automatically coun
plj
- 数字频率计 FPGA 用verilog语言编写-Digital Cymometer verilog language used FPGA
plj
- 基于VHDL的简易数字频率计，具体功能不清楚请大家验证！ -Simple VHDL-based digital frequency meter, the specific function is not clear please verify!
frequence_VHDL
- 采用等精度测频原理的频率计的程序与仿真 --文件名：PLJ.vhd。 --功能：4位显示的等精度频率计。 -Such as the accuracy of frequency measurement using the principle of the frequency of the procedure and simulation- the file name: PLJ.vhd.- Function: 4 shows, such as precision frequency me
plj
- 设计数字频率计的程序及实验报告，可直接仿照本程序进行设计-Designed Digital Cymometer procedures and experimental reports, can be directly modeled on the process design
plj
- 数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内，记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K20TC144-4器件中测试实现了其功能。-Digital frequency meter is a kind of cyclical changes in the signal used to tes
plj
- 这是一个基于可编程逻辑器件的程序，用来实现自动转换量程频率计控制器，该程序在可以再仿真器上仿真实现-This is a programmable logic device based on the procedures used to automatically convert the frequency range of the controller, the program can be in the simulation simulator
plj
- 基于FPGA的等精度数字频率计实现等精度的频率计-To achieve precision frequency meter, etc.
plj
- 等精度频率计，本科在校期间做的一个实验，给大家分享-And other precision frequency meter, undergraduate in school to do an experiment for everyone to share
plj
- 基于cpld 频率计程序，测量频率范围1Hz到99999Hz -On cpld frequency counter program, measurement frequency range of 1Hz to 99999Hz
plj
- 数字频率计 在1秒内对被测信号进行计数，并将数据送至控制器，控制器根据数据自动选档，量程分为0--10KHz 、10KHz --100KHz 、100KHz --1MHz 三档。 数据采用记忆显示方式，即计数过程中不显示数据，待计数过程结束以后，显示计数结果，并将此显示结果保持到下一次计数结束。-Digital frequency meter in 1 second count of the measured signals and data sent to the controller
plj
- --文件名：PLJ.vhd。 --功能：4位显示的等精度频率计。 --最后修改日期：2004.4.14。 -- File Name: PLJ.vhd.- Function: 4 display of equal precision frequency meter.- Last modified date: 2004.4.14.
plj
- 此程序为fpga的频率计vhdl程序,功能是可以检测到输入信号的频率并且通过八位数码管显示-This procedure is the frequency counter vhdl fpga program function is to detect the frequency of the input signal and the digital display by eight
plj.ppt.tar
- 信号的频率，就是信号在单位时间(1s)内周期性变化的次数。 用单片机和CPLD结合完成-Signal frequency, is the signal in unit time (1s) the number of periodic change. Complete with a combination of SCM and CPLD
QuartusII-plj
- 用QuartusII与FPGA设计等精度频率计，内附程序、设计思路、设计报告，内容翔实，功能强大-QuartusII and FPGA design using precision frequency meter, containing procedures, design ideas, design reports, informative and powerful
plj
- 本设计采用基于FPGA等精度频率设计原理和MCU8051软核做微处理器。采用VHDL语言，成功的编写出了设计程序，并在Qutus II软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最，给出了较详细的设计方法和完整的程序设计以及调试结果。-This design uses FPGA-based design principles and other precision frequency MCU8051 do soft-core microprocessor. Using VHDL