搜索资源列表
uCLinux_on_NiosII.rar
- NIOS II平台下，uClinux的移植笔记，详细地记录了移植中需要注意的问题。,NIOS II platform, uClinux porting notes, a detailed record of the migration issues that need attention.
VHDL_procedures.rar
- VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符 这是一个做好了的 就是ROM没填谱,VHDL procedures are in place to allow the voice of music The buzzer sounded a circuit design that several sub-modules to the ma
plj
- 数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内，记录输入的脉冲的个数。我们可以通过改变记录脉冲的闸门时间来切换测频量程。本文利用EDA技术中的Max+plusⅡ作为开发工具,设计了基于FPGA的8位十进制频率计,并下载到在系统可编程实验板的EPF10K20TC144-4器件中测试实现了其功能。-Digital frequency meter is a kind of cyclical changes in the signal used to tes
fpganios
- fpga制作的逻辑分析仪 nios2控制系统 自己的科创论文 绝对有用-produced fpga logic analyzer control system nios2 Branch' s own record is absolutely useful papers
vhdl_record_array.tar
- vhdl code for record array package
22222
- 出租车计费器 可以记录汽车行程从而算出所需要的路费-Taxi meter can record car trips to work out the required toll
miaobiao
- 1. 设计数码管显示的秒表。 2. 能够准确的计时并显示。 3. 开机显示00.00.00。 4. 用户可以随时清零、暂停、计时。 5. 最大记时59.59.99分钟，最小精确到0.01秒 -1. Design digital display of a stopwatch. 2. Can be accurately timed and displayed. 3. Power Show 00.00.00. 4. Users can always clear, pause, ti
9.59
- 实现9分59秒的记时功能 当输入1Hz的脉冲时，且START置1时，能正常记时，当将RESET置1时，可以实现复位功能 当将STOP置1时，可以停止记时，记时的能记到9分59秒-9 minutes and 59 seconds to achieve when the mind functions when the input pulse 1Hz, and START is set to 1, to normal mind, and when the RESET is set to 1 w
FPGA
- FPGA的新型测试数据采录仪的电子设计Collect and record the new FPGA device test data in electronic design-Collect and record the new FPGA device test data in electronic design
LTM_User_Manual
- 友晶公司的LTM触摸屏开发必备资料，记录了里面的分辨率设置，配合这款硬件设备，对于研究uc/gui在nios中的移植有莫大的帮助。-Terasic of the LTM development of the necessary information on the touch screen to record the inside of the resolution setting, with this hardware device, for research uc/gui in nios i
FPGA
- FPGA面试笔试题，提供几大公司的面试笔试记录-FPGA pen interview questions, several large companies to provide written record of interview
password
- verilog代码实现的数字密码锁。通过4个并行的10位移位寄存器，分别记录在时钟上升沿时A,B,C,D的输入情况，比如某上升沿输入A，相应时刻A对应的移位寄存器输入1，其他三个移位寄存器输入都为0.另外4个并行的10位寄存器记录密码。这样，密码锁不仅可以识别字符数量，还可以判断出字符的输入次序。-verilog code of digital lock. By four parallel 10-bit shift register, respectively, recorded in the
C8051F041k
- 根据等精度测频原理， 给出了采用C8051F041单片机为主控芯片的高精度数字频率 计的设计方法。 该方法将待测频率信号经过整形放大后输入单片机， 然后由单片机控制内部 计数器分别对待测信号和标准信号同时计数， 再经运算处理得到测量结果， 并由LCD实时显 示， 同时通过RS232串口传至上位机进行记录分析。 该设计方法与传统测频系统相比， 具有 测频精度高， 速度快， 范围宽等优点-Equal precision frequency measurement principle,
cpld_ads7844_50M(9-24)
- 用ads7844采集数据，用cpld做时序控制，通过串口观察和记录采集结果，用verilog编写，通过开发板验证-Collected data using ads7844 timing control with cpld verilog prepared by the serial observe and record collection results through the development board verification
uart_rx
- uart通信方式的接受模块，在串口通信uart中，需要记录来自外设的数据，进行采集和时序控制，进行异步的传输。-acceptance uart communication module, serial communication uart need to record data from peripherals, acquisition and timing control, asynchronous transmission.
infrared_receive
- 红外接收处理，根据外部波形记录波形的高低电平时间，从而得到波形数据。-Infrared receiver processing, according to the external waveform waveform record high and low times, resulting waveform data.
audio_test
- FPGA WM8731 CODEC 录音放音demo-FPGA WM8731 CODEC record & play demo
boomshakalaka
- Verilog实现数字钟，超多功能，移位显示，闹钟设置，移位设置时间，定时秒表，控制LED记录数值等-Verilog digital clock, ultra-versatile, shift display, alarm settings, set the time shift, the timing stopwatch, and other numerical control LED record
random_check
- 随机码流中的报文捕捉器，Verilog编写，本报文捕捉器用于记录报文中数字信号“1”的个数。当报文捕捉器检测到随机码流中出现“1101”的序列后，确认为报头，并开始对后续正式报文中的“1”进行计数，针对AX516系统开发板(A message trap in a random stream, written by Verilog, is used to record the number of "1" in a message. When the packet capture
key_jitter_decade_counter_seg
- 采用对抖动时间的记录，实现按键消抖，并记录按键个数(We use the recording of the jitter time to achieve the key dithering and record the number of keys.)