CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - wave.do

搜索资源列表

  1. DDS

    0下载:
  2. 我们小组共了一个月做的DDS,程序核心用的是Verilog HDL,有仿真波形,输出正弦波,方波,及三角波,步进可调.频率范围1HZ--10MHZ-Our group for a month to do a total of DDS, the procedure is used in the core of Verilog HDL, there are simulation waveform, the output sine wave, square wave and triangular wa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:114.62kb
    • 提供者:tiancheng
  1. sdram

    0下载:
  2. 程序说明: 本次实验控制开发板上面的SDRAM完成读写功能。 先向SDRAM里面写数据,然后再将数据读出来做比较,如果不匹配就通过LED变亮显示出来,如果一致,LED就不亮。 part1是使用Modelsim仿真的工程 part2是在开发斑上面验证的工程 目录说明: part1: part1_32是4m32SDRAM的仿真工程 part1_16是4m16SDRAM的仿真工程 \model文件夹里面是仿真模型 \rtl文件夹里面是源文件 \sim文
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:760.84kb
    • 提供者:军军
  1. pwm

    1下载:
  2. 这是用FPGA做的一个pwm波的程序,调试过的非常好用的程序,下载就可以用 ,占空比可以自己改-This is done with a pwm wave FPGA program, debug the program had a very easy to use, download you can use, the duty cycle can do it ourselves
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:301.6kb
    • 提供者:孙博
  1. doublefloat_RAM

    0下载:
  2. 使用verilog编写的一个双浮点RAM,支持对字、字节、半字、双字的读写,包含testbench和wave.do文件-Use verilog to implement a double float RAM, supporting the read and write of halfword,byte,word,double word. It includes the testbench and wave.do
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.84kb
    • 提供者:WYaode
  1. DDS-TEST-4

    0下载:
  2. 用FPGA实现DDS,有正弦,三角,方波,方波可调占空比,频率可调。能做到100K左右。-Using FPGA DDS, a sine, triangle, square, adjustable duty cycle square wave, frequency adjustable. Can do about 100K.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:372.96kb
    • 提供者:刘懿锋
  1. sin-two-90

    0下载:
  2. 基于FPGA模拟DDS产生两路互为90度得正弦波,以此为依据,可做频率,相位可调的多路波形发生器-FPGA-based simulation DDS generates two sine wave was 90 degrees each other, as a basis to do the frequency, phase adjustable multi-channel waveform generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:238.02kb
    • 提供者:huangshaobo
  1. copy_DDS

    0下载:
  2. 采用FPGA编程做DDS,可以产生四波形,正弦波,方波,三角波,可调幅度,相位。-Based on FPGA programming DDS do, can produce four waveform, sine wave, square, triangle wave, adjustable amplitude, phase.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.86mb
    • 提供者:wenson
  1. Multi-function-waveform-generator

    0下载:
  2. 本系统应用VHDL语言及MAX+PLUS II仿真软件利用自顶向下的设计思想进行设计,结合示波器加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器,它具结构紧凑,性能稳定,设计结构灵活,方便进行多功能组合的特点,经济实用,成本低廉。具有产生四种基本波形脉冲信号(方波、三角波、锯齿波和正弦波),且脉冲信号输出幅度及输出频率可调,对于方波信号,还可以实现占空比可调。通过软件仿真和硬件测试都得到了预期的结果。-The system using VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:1.42mb
    • 提供者:xinxing
  1. zhengxianbo

    0下载:
  2. 正弦波发生器,基于verilog语言编写的,不用用DAC模块,直接输出0和1电频,经过RC滤波后就可得到波形-Sine wave generator, based on verilog language, do not use the DAC module, direct output power frequency 0 and 1, RC-filtered waveform obtained after
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.99mb
    • 提供者:王凌
  1. NIOSII_TFT

    0下载:
  2. 基于FPGA的NIOSII_TFT做的做的正弦波很连贯的显示在液晶屏上面,FPGA主要做信号的产生,而NIOSII主要是驱动液晶画活出波形!-FPGA-based NIOSII_TFT do make a very coherent sine wave displayed on the LCD screen above, FPGA mainly to do signal generation, while NIOSII mainly driven liquid crystal painting
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6.25mb
    • 提供者:杨云
搜珍网 www.dssz.com