CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 数字显示 FPGA

搜索资源列表

  1. 基于FPGA的数字信号显示系统软硬件设计

    1下载:
  2. 该文阐述了现场可编程逻辑器件FPGA的主要特点,应用FPGA芯片和VHDL硬件描述语言设计的模拟示波器数字信号显示系统的设计原理和设计方法。-this paper, the field programmable logic devices FPGA main feature FPGA chip and VHDL hardware descr iption language design analog signals to digital oscilloscope system design pr
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:439454
    • 提供者:张志华
  1. ARM+FPGA

    0下载:
  2. 基于ARM平台的等精度数字显示频率计的设计,已通过测试-ARM-based platforms, such as the accuracy of figures show that the frequency of design, has been tested
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2008-10-13
    • 文件大小:3713
    • 提供者:钟声
  1. phase

    1下载:
  2. 设计了一基于现场可编程门阵列(FPGA)的低频数字式相位测量仪。该测量仪包括数字式移相信号发生器和相位测量仪两部分,分别完成移相信号的发生及其频率、相位差的预置及数字显示、发生信号的移相以及移相后信号相位差和频率的测量与显示几个功能。其中数字式移相信号发生器可以产生预置频率的正弦信号,也可产生预置相位差的两路同频正弦信号,并能显示预置频率或相位差值;相位测量仪能测量移相信号的频率、相位差的测量和显示。两个部分均采用基于FPGA的数字技术实现,使得该系统具有抗干扰能力强, 可靠性好等优点。
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:604656
    • 提供者:郑淑琴
  1. VGA RefComp

    0下载:
  2. CPLD/FPGA VGA显示资料代码 查VGA时序的可以到http://tinyvga.com/vga-timing 做数字屏的驱动,基于CPLD的,用FPGA的开发板在做,屏的型号AT070TN92
  3. 所属分类:VHDL编程

    • 发布日期:2011-12-05
    • 文件大小:130654
    • 提供者:text108
  1. dengjingdu.rar

    0下载:
  2. 根据第三届(1997年)全国大学生电子设计竞赛题目:简易数字频率计,完全用FPGA芯片做的一个等精度数字频率计。,According to the third (1997) National Undergraduate Electronic Design Contest Topic: simple digital frequency meter, complete with a FPGA chip, such as doing precision digital frequency meter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:3051618
    • 提供者:song
  1. FPGA

    0下载:
  2. 基于FPGA芯片控制全彩LED大屏幕图像显示系统系统设计随着数字技术的飞速发展,各种数字显示屏也随即涌现出来有LED、LCD、DLP等,各种数字大屏幕的控制系统多种多样,有用ARM+FPGA脱机控制系统,也有用PC+DVI接口解码芯片+FPGA芯片联机控制系统,在这里我们讲述一种不仅可以用于控制全彩LED大屏幕的显示,而且还可以作为发送端输出高清图像数据。采用的联机控制系统对全彩LED大屏幕进行控制。即PC+DVI接口解码芯片+FPGA芯片+输出接口模式的联机控制系统-FPGA-based fu
  3. 所属分类:Project Design

    • 发布日期:2017-03-29
    • 文件大小:833305
    • 提供者:打狗队
  1. EP1C3_12_5_RSV

    2下载:
  2. 基于FPGA的数字存储示波器,用VHDL实现的,压缩包里是Quartus工程。AD采样送进FPGA,存入SRAM后用DA在普通示波器上可以显示。-FPGA-based digital storage oscilloscope, using VHDL achieved compression is Quartus project bag. AD sample into FPGA, after SRAM into DA in ordinary oscilloscope can display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:61189
    • 提供者:deadtomb
  1. Digital_freq_tester

    0下载:
  2. VHDL编写的数字显示型频率测试仪,用数码管显示-VHDL figures prepared frequency tester, digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2044
    • 提供者:王冰
  1. clock

    0下载:
  2. 数字钟设计,有分秒显示,上下午显示,可下载到FPGA板子上进行数字显示哦-Digital clock design, there are minutes and seconds display, on the afternoon of shows can be downloaded to the FPGA on the board figures show Oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:3666
    • 提供者:幸福
  1. video_process_base_on_DSPandFPGA

    0下载:
  2. 基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管
  3. 所属分类:Special Effects

    • 发布日期:2017-04-04
    • 文件大小:547256
    • 提供者:John
  1. eda

    0下载:
  2. 课程设计要求设计并用FPGA实现一个数字频率计,功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的-Curriculum design to design and FPGA implementation of a digital frequency meter, function: frequency meter. With four shows that will automatically count 7 the results of the metric sys
  3. 所属分类:assembly language

    • 发布日期:2017-05-10
    • 文件大小:2293894
    • 提供者:崔晓进
  1. FPGA

    0下载:
  2. 针对MT9M111数字图像传感器,采用Cyclone系列 EP1C6Q240C6作为主控芯片,设计并实现了ITU-R BT.656视频数据的采集、色彩空间转换、DVI-I显示控制的数字视频转换系统。系统可以将传感器的输入图像以1280×960(60Hz)和 1280×1024(60Hz)格式输出到DVI-I显示器上,并具有图像静止功能,同时在系统空闲时,可以将系统设置为待机状态,来降低功耗。-Aimed at the digital image sensor MT9M111,used Cyclo
  3. 所属分类:Project Design

    • 发布日期:2017-03-27
    • 文件大小:228080
    • 提供者:将建
  1. LEDVHDL

    0下载:
  2. 8.2 LED控制VHDL程序与仿真 本节分别介绍采用FPGA对LED进行静态和动态显示的数字时钟控制程序。 1. 例1:FPGA驱动LED静态显示 --文件名:decoder.vhd。 --功能:译码输出模块,LED为共阳接法。 --最后修改日期:2004.3.24。 -8.2 LED control and simulation of VHDL procedures introduced in this section of the LED using FPGA st
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:5263
    • 提供者:wangnan
  1. shiboqi(chugao)

    0下载:
  2. 这个方案是在FPGA中嵌入51单片机IP核,通过51单片机的控制来很方便的实现对数字存储示波器的显示和控制!是我国赛训练的一个题目!-This program is embedded in the FPGA microcontroller IP core 51 through 51 SCM control to easily realize the digital storage oscilloscope display and control! The training of our race
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6892364
    • 提供者:王军
  1. timer

    1下载:
  2. 这是一个基于FPGA设计的24时多功能数字钟,具有正常星期、时、分、秒计时,动态显示,保持、清零、快速校分、整点报时、闹钟功能。-This is an FPGA-based design of multi-function digital clock 24 hours, with a normal week, hours, minutes, seconds, timing, dynamic display, maintaining, resetting, fast school hours, t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-01
    • 文件大小:791516
    • 提供者:紫郢寒光
  1. jj

    1下载:
  2. 本题设计一个数字存储示波器,以Xilinx公司20万门FPGA芯片为核心,辅以必要的外围电路(包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块),利用VHDL语言编程,实现了任意波形的单次触发、连续触发和存储回放功能,并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时,将外部输入信号经信号调理模块调节到A/D电路输入范围,经A/D转换后送入FPGA内部的双口RAM进行高速缓存,并将结果通过D/A转换送给通用示波器进行显示,完成了对中、低频信号的实时采样和高频信号的等效采
  3. 所属分类:其他小程序

    • 发布日期:2017-06-10
    • 文件大小:546457
    • 提供者:黄奇家
  1. AReconfigurableFIRFilterSystemBasedonFPGA

    1下载:
  2. 本文将FPGA的快速性和计算机的灵活性通过USB2.0总线有机地结合起来,设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数,通过USB2.0对FPGA芯片内部的FIR多阶滤波器进行参数配置,实现数字滤波器参数可调;配置后的FPGA滤波单元完成对A/D采集的信号进行滤波运算,滤波后的数据经过缓存后通过USB2.0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换,保证了系统的有序运行。-In
  3. 所属分类:Project Design

    • 发布日期:2017-05-21
    • 文件大小:6375164
    • 提供者:mabeibei
  1. mcu-fpga

    1下载:
  2. 目录 FPGA & MCU 开发板介绍 实验1 QuartusII 软件应用 实验2 Keil C51 应用 实验3 字符型LCD YM1602 的应用 实验4 带字库的中文LCD YM12864 的应用 实验5 时钟芯片DS1302 的应用 实验6 I2C 总线器件AT24C64 的应用 实验7 数字温度传感器的应用 实验8 行列式键盘 实验9 硬件电子琴的设计 实验10 AD 与DA 的使用 实验11 简易DDS 信号源设计 实验12 用模
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-08-02
    • 文件大小:1640448
    • 提供者:lyy
  1. fpga数字示波器

    0下载:
  2. fpga数字示波器,可以显示波形,功能强大,你值得拥有!!!!!!!!!!!!!!!
  3. 所属分类:VHDL编程

  1. 数字钟(8)

    0下载:
  2. 数字钟(总)整点报时,8位数码管显示。VHDL语言设计。。。。(Digital clock (total) the whole point timekeeping, 8 digital display. VHDL language design....)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:2002944
    • 提供者:tws1011
« 12 3 4 5 6 7 8 »
搜珍网 www.dssz.com