搜索资源列表
add
- 介绍了carry_chain_adder，carry_skip_adder,ipple_carry_adder三种常用的加法器，采用verilogHDL语言，利用modelsim软件仿真验证，压缩包中包含有流程图
divider
- 介绍了除法器的设计，采用verilogHDL语言，利用modelsim仿真验证，压缩包中包含了流程图
multiple
- 介绍了几种常用的乘法器的设计，carry_save_mult，ripple_carry_mult等，压缩包中包含结构流程图，用verilogHDL语言，采用modelsim仿真验证
couuseware_Verilog_QingHuaUniversity
- 次文件乃清华大学的VerilogHDl语言的教学课件，电子专业搞硬件开发的可以参考参考！
VerilogHDL
- Verilog编程实例，主要使用Verilog语言设计译码器，将二进制转换为BCD码。
VerilogHDL_advanced_digital_design_code_Ch8
- VerilogHDL_advanced_digital_design_code_Ch8 VerilogHDL高级数字设计源码Ch8
VerilogHDL_advanced_digital_design_code_Ch9
- VerilogHDL_advanced_digital_design_code_Ch9 VerilogHDL高级数字设计源码Ch9
VerilogHDL_advanced_digital_design_code_Ch10
- VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高级数字设计源码Ch10
VerilogHDL_advanced_digital_design_code_Ch11
- VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高级数字设计源码Ch
VerilogHDL_advanced_digital_design_code_Clock_gene
- VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高级数字设计源码Clock_generator
VerilogHDL
- verilog 手册初学者的一个非常好的学习资料
display
- 使用VerilogHDL语言实现硬件的开发模拟，本程序是实现数码管的模拟显示
show
- 使用VerilogHDL语言实现硬件的开发模拟，本程序是实现静态数码管的模拟显示
uart2iic
- UART转I2C的Verilog HDL代码，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
demo_24c01a
- 24C01A的Verilog HDL仿真代码，用于I2C接口模块的测试，由北京邮电大学《VerilogHDL设计与EDA技术基础》教师编写
alaw_mulaw
- 这是一个量化编码当中关于A律和u律压缩和扩展的源程序，程序由VerilogHDL语言编写，算法在Modelsim上进行仿真过
VerilogHDL
- 《设计与验证Verilog HDL》光盘内容
dj052
- VerilogHDL设计的具有传感器探测主、支路车流量以控制灯延时的交通灯
X-HDL3.2.52
- VHDL与VerilogHDL语言之间相互转换
PN_chuan
- 生成18级的m序列的VerilogHDL程序， 很具有代表性的算法