CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - axi4-lite

搜索资源列表

  1. 081002026_Vishnuvardhan

    0下载:
  2. AMBA AXI4-Lite is an fourth generation interface released by ARM on 03rd march 2010
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-24
    • 文件大小:319.28kb
    • 提供者:vishnu
  1. axi4-checker

    0下载:
  2. ARM公司官方的AXI4总线的SVA检测。带完整说明文档,AXI4,AXI4-Lite,AXI4-Stream协议均已经包含-ARM s official AXI4 bus SVA testing. With complete documentation, AXI4, AXI4-Lite, AXI4-Stream protocol are already included
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:444.31kb
    • 提供者:Linear
  1. amba

    0下载:
  2. Amba AXI4 Standards, Amba AXI4-Lite, Amba AXI4-Stream
  3. 所属分类:Communication

    • 发布日期:2017-05-12
    • 文件大小:2.64mb
    • 提供者:nohous
  1. LogiCORE-IP-Video-Scaler-v4.0

    1下载:
  2. The Xilinx Video Scaler LogiCORE™ IP is an optimized hardware block that converts an input color image of one size to an output image of a different size. This highly configurable core supports in-system programmability on a frame basis.
  3. 所属分类:Special Effects

    • 发布日期:2017-05-04
    • 文件大小:1.12mb
    • 提供者:JackTong
  1. axi_ipif_v2.3

    0下载:
  2. LogiCORE IP AXI4-Lite IPIF
  3. 所属分类:software engineering

    • 发布日期:2017-04-29
    • 文件大小:394.73kb
    • 提供者:pong hk
  1. axi-timer

    0下载:
  2. 这是Xilinx AXI定时器的说明手册,对于进行FPGA开发的工程师有参考价值 -The LogiCORE IP AXI Timer/Counter is a 32/ 64-bit timer module that interfaces to the AXI4-Lite interface.
  3. 所属分类:Project Design

    • 发布日期:2017-05-04
    • 文件大小:423.74kb
    • 提供者:bill zhao
  1. axi_ipif_v2.3

    1下载:
  2. The AXI4-Lite IP Interface (IPIF) is a part of the Xilinx family of Advanced RISC Machine (ARM) Advanced Microcontroller Bus Architecture (AMBA) Advanced eXtensible Interface (AXI) control interface compatible products. It provides a point-to-point
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:394kb
    • 提供者:forestmeng
  1. master_slave

    2下载:
  2. AXI4-Lite总线的主从机读写,例程及代码(AXI4-Lite Bus Host-Slave Read-Write, Routine and Code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-05-17
    • 文件大小:11.9mb
    • 提供者:Zhongzi123
  1. Multi-Channel PCe QDMA&RDMA Subsystem

    1下载:
  2. 基于PCI Express Integrated Block,Multi-Channel PCIe QDMA&RDMA Subsystem实现了使用DMA地址队列和DMA Ring缓冲的独立多通道、高性能Continous或Scather Gather DMA,提供FIFO/AXI4-Stream用户接口。 特性: 支持Ultrascale+,Ultrascale,7 Series的PCI Express Integrated Block 支持64,128,256,512
  3. 所属分类:编程文档

搜珍网 www.dssz.com