搜索资源列表
DDR_MMC_JEDEC
- 关于DDR，DDR2,DDR3和MMC的标准规范。
cntl_ddr3(xilinx)
- xilinx ddr3最新VHDL代码,通过调试
xapp859.zip
- PCIe+ddr3参考设计源代码，PCIe参考设计源代码，PCIe参考设计源代码
S5PV310-Exynos4210-manual
- Samsung S5PV310 Exynos 4210 datasheet，CORTEX A9，支持DDR3-Samsung S5PV310 Exynos 4210 floor schematics, CORTEX A9, support for DDR3-Samsung S5PV310 Exynos 4210 datasheet, CORTEX A9, support for DDR3-Samsung S5PV310 Exynos 4210 floor schematics, CORTEX A
origen_s5pv310_ev_baseboard Samsung S5PV310 Exynos 4210 底板原理图
- Samsung S5PV310 Exynos 4210 底板原理图，CORTEX A9，支持DDR3-Samsung S5PV310 Exynos 4210 floor schematics, CORTEX A9, support for DDR3
ddr3_test_top
- DDR3 test code 測試用的代碼 學習用,簡單的使用DDR3(DDR3 test code for learning verilog code study.)
ddr3_128
- DDR3 读写操作，使用spartan6平台验证。(DDR3 read and write operations,the use of spartan6 platform validation.)
evm816x_test
- 该代码功能是在CCS上实现DM8168的各个核心模块的检测，例如：DDR3测试等。(The function of the code is to realize the detection of each core module of DM8168 on CCS, such as: DDR3 test, etc..)
ddr3_test
- ddr3相关代码和基于ISE仿真调试，板级调试(DDR3 related code and simulation debugging based on ISE, board level debugging)
Verilog_1Gb_DDR3_G_Die
- ddr3控制器，速率可达1Gbps，语言使用verilog，已经加入tb(ddr3 controller, can be used to ddr3 control,high speed)
11_ddr3_test
- spartan6 ddr3 test with FPGA communicate
XILINX_DDR3_IP核使用教程
- 详细介绍了Xilinx DDR3 IP核的使用方法和注意事项(The usage and attention of Xilinx DDR3 IP core are introduced in detai)
JESD79-3F-2
- 内容是pdf格式的ddr3的协议文档，仅供参考，不需要的请绕过，谢谢(The content is the PDF format of the DDR3 protocol document, for reference only, do not need to bypass, thank you.)
归档
- ddr3使用教学(DDR3 using teaching)
DDR3_A4
- xilinx FPGA A7 驱动DDR3的DEMO例程(DEMO routines driven by Xilinx FPGA A7 for DDR3)
09_ddr3_test
- 利用vivado的MIG控制器来实现DDR3的读写(Using vivado's MIG controller to realize DDR3's read and write)
S02《Artix7修炼秘籍》MIG_DDR内存应用
- artix 7系列 fpga mig ddr3应用教程(Artix 7 Series FPGA MIG DDR3 Application Tutorial)
spartan6 ddr3 controler
- xilinx spartan6 ddr3 test demo
test_ddr3
- 基于XILINX K7系列FPGA实现5120*5120分辨率20帧的DDR3读写，发送到海思3559,HDMI显示。(Based on Xilinx K7 series FPGA to achieve 5120*5120 resolution of 20 frames of DDR3 read and write, sent to the Hays 3559,HDMI display.)
内存DDR3 DDR4 DDR5颗粒检测
- 台湾软件精准测试 DDR颗粒 专业DRAM测试：DDR3 DDR4 DDR5 拆机 翻新 全新料 测试规格：DDR3 4位 8位 16位 全位测试 DDR4 8位：512M8 1GX8 2GX8 16位 ：256X16 512X16 1GX16 2GX16 DDR5 2G8 1G16 DRAM颗粒及内存条等 提供专业的测试服务，有需求者私聊 章R：13545126577（微信同号）