搜索资源列表
DTXS
- Verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现
简易电子钟
- 使用数码管动态显示方式实现简易电子钟： 显示格式：XX XX XX XX — 时 分 秒 按reset健 初始为12:00:00 全使用verilog语言
矩阵键盘控制数码管
- verilog编程实现的矩阵键盘控制数码的程序，包括矩阵键盘驱动，seg7x8动态显示驱动及顶层显示模块的实现。
shuma.rar
- 数码管动态显示程序，verilog的，已经调试成功,verilog
shumaguan.rar
- 用CPLD驱动数码管，实现从0000计到9999，数码管是用动态显示，程序用VERILOG完成的,CPLD drives with digital control, of from 0000 to 9999, digital control is a dynamic display, the program completed with VERILOG
CLOCK
- 文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为：计时功能，24小时制计时显示；通过七段数码管动态显示时间；校时设置功能，可分别设置时、分、秒；跑表的启动、停止 、保持显示和清除。-Through the ALTERA company quartus II software, using Verilog HDL language to complete the design of multi-function digital
seg
- 数码管显示（verilog） 自己写的 在数码管上显示01234567 动态显示-Digital LED display (verilog) himself wrote in the digital tube display 01234567 dynamic display
lcd
- 用Verilog写的数码管动态显示代码，可以直接使用，在quartus ii软件9.0以上版本运行-Verilog digital control with dynamic display of written code, can be used directly in the quartus ii software, version 9.0 or above to run
matrixKeyboard_seg7
- 基于Verilog实现的矩阵键盘扫描和数码管动态显示-Verilog-based implementation of matrix keyboard scanning and LED dynamic display
szz
- Verilog编写的数字钟，利用动态扫描在六位数码管上显示，可调时间，在程序中指定的时间报时，蜂鸣器实现。-Digital clock written in Verilog, the use of dynamic scanning of the six digital display, adjustable time, the time specified in the program chime, buzzer achieved.
REFRESH
- VERILOG实现数码管动态刷新，开机复位后显示1234-VERILOG digital dynamic refresh, power-on reset is displayed after 1234
shumaguandongtaixianshi
- 实现开发板上8 个数码管动态显示0~7。通过这个实验，掌握采用Verilog HDL 语言编程实现7 段数码管显示译码器以及数码管动态扫描显示的方法。-Development board 8 digital tube dynamic display from 0 to 7. Through this experiment, master the 7-segment LED display decoder and digital tube dynamic scan display method
dtsmg
- 此代码运用的verilog语言实现对于动态数码管的编写，在动态数码管上显示0~7这几个数字。-This code using the verilog language realization for dynamic digital tube compiling, and in dynamic digital tube display 0 ~ 7 this a few Numbers
dynamic_seg7
- 7位数码管动态显示，使用Verilog编程-7 digital tube dynamic display, using Verilog Programming
07_dled
- 用Verilog HDL语言编写数码管动态显示-Use Verilog HDL language dynamic digital tube display
Digital-dynamic-display-FPGA
- 数码管动态显示 FPGA verilog 基本例程-Digital dynamic display FPGA
SegLed_DynamCNT
- FPGA控制数码管动态显示,verilog编写-segled display dynamicly controled by FPGA
SMG
- 实现将BCD码动态扫描显示在数码管上--verilog(The realization of dynamic scanning BCD code displayed on the digital tube --verilog)
数码管动态显示
- 动态数码管的显示源码，分享出来交流学习，希望大家喜欢(dynamic display of digital tube)
Exp_5
- 数码管动态显示，可以将输入的按键值显示在数码管上。(Dynamic display of digital tube)