搜索资源列表
fp_2
- 通过Verilog HDL编程，在CPLD上实现任意小数（分数）分频，分频系数为N+A/B.-By Verilog HDL programming, to achieve any decimal in the CPLD (score) frequency, frequency coefficient N+ A/B.
VHDL_fenpin
- 利用FPGA进行分频期的设计，包括小数，分数等分频-Frequency for the use of FPGA design phase, including the decimal, the frequency scores of sub-
VHDLfenpin
- VHDL进行分频的完备资料,包含偶数、奇数、小数、分数-VHDL for the completeness of the information divide, including even and odd numbers, decimals, fraction
deccount2.5
- 本程序为利用VHDL语言完成的小数倍分频电路设计程序-fenpindianlu
VHDLfenpin
- VHDL整数、小数、分数、偶数、奇数、非50 分频器设计-VHDL integer decimal points even odd number not 50 prescaler design
FPGA-based-multi-Divider
- 分频器是指使输出信号频率为输入信号频率1/N的电子电路,N是分频系数。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。 本文当中，在分析研究和总结了分频技术的发展趋势的基础上，以实用、可靠、经济等设计原则为目标，介绍了基于FPGA的多种分频器的设计思路和实现方法。本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QuartusⅡ工具软件环境下
CAPTURE
- PIC单片机的CCP功能 //220V的交流电源直接用电阻限流,经光耦隔离,形成脉冲送到CCP2, //CCP2模块的捕捉功能,设置为每16个上升沿捕捉一次,相当于平均滤波,目的是为了减小误差 //TMR1计数的分频系数计算:假设电源为50Hz,即一个周期为20ms,16个周期为320ms //320ms=320000us,单片机用4MHz晶振,指令周期为1us,设TMR1的分频系数为K:65536×K=320000 //得K=4.88,取K=8,即TMR1的预分频系数设为1
fp1-40-1_1
- fpga任意频率输出，精度《=2 ，串口控制分频系数，从50hz-51.2k精确分频，其中还包括小数点的处理。 通信部分：波特率处理模块、数据接受模块、数据校验及解码模块 分频部分：altpll锁相环模块，分频数计算模块、小数0.5检验模块、分频模块 -fpga any frequency output accuracy " = 2 , serial control division factor, from 50hz-51.2k precision divider, whi
XSFP_5TEST
- Verilog实现小数分频，占空比诶50 -Verilog language implementation odd points frequency and duty ratio is 50
ExampleCode_PLL_ADRF6601
- 750 MHz至1160 MHz接收混频器，集成小数N分频PLL和VCO例程-750 MHz to 1160 MHz reception mixer, integrated fractional-N PLL and VCO routines
fenpin
- 任意分频VERILOG实现，包括奇数分频、偶数分频，与小数分频等等。-Arbitrary frequency VERILOG implementation, including the odd frequency, even frequency, and fractional frequency division, etc..
NDOTXFP
- 在此网站下载，经过自己改进，很实用的小数，整数分频，希望对新学者有帮助。-hope to help you!
mash
- MASH源码应用于小数分频的锁相环，可以了解小数分频算法噪声分布情况。(The source code of MASH is applied to the phase-locked loop of decimal frequency division, which can understand the noise distribution of the decimal frequency division algorithm.)
ADF4355 数据手册
- ADF4355是微波宽带(54-6800MHz)可实现小数N分频或整数N分频锁相环(PLL)的频率合成器,高分辨率38位模数,低相位噪声电压控制振荡器(VCO),可编程1/2/4/8/16/32/64分频输出,模拟和数字电源为3.3 V,主要用在无线基础设施（W-CDMA,TD-SCDMA,WiMAX,GSM, PCS,DCS,DECT）,点到点/点到多点微波链路(ADF4355 microwave broadband (54-6800 MHZ) can realize the decimal