CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .40 .41 .42 .43 .44 100845.46 .47 .48 .49 .50 ... 199244 »
  1. compiler_lab_document

    0下载:
  2. tiger编译器设计文档,详细描述了tiger编译器设计到实现的流程,含代码清单-tiger compiler design document, a detailed descr iption of the tiger compiler design to implementation process, including code list
  3. 所属分类:Compiler program

    • 发布日期:2017-05-06
    • 文件大小:1018.16kb
    • 提供者:聪聪
  1. a-new-way-of-music

    0下载:
  2. 介绍了一种新的解相干的方法,所用的阵列为均匀圆阵-Introduces a new method of decoherence, the use of arrays of uniform circular array
  3. 所属分类:matlab

    • 发布日期:2017-03-28
    • 文件大小:299.35kb
    • 提供者:fang yan zhi
  1. VHDL-fudianyunsuan

    0下载:
  2. 用VHDL_语言在FPGA_上实现浮点运算,本文叙述的比较清楚,对初步了解浮点运算有较高的参考价值-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:120.68kb
    • 提供者:
  1. modelsim-start

    0下载:
  2. modelsim 入门,开发软件入门教程-Getting Started with modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:761.59kb
    • 提供者:吴林
  1. k_means

    0下载:
  2. k均值处理流程: (1) 从 n个数据对象任意选择 k 个对象作为初始聚类中心; (2) 循环(3)到(4)直到每个聚类不再发生变化为止; (3) 根据每个聚类对象的均值(中心对象),计算每个对象与这些中心对象的距离;并根据最小距离重新对相应对象进行划分; (4) 重新计算每个(有变化)聚类的均值(中心对象)-k means
  3. 所属分类:AI-NN-PR

    • 发布日期:2017-03-30
    • 文件大小:46.28kb
    • 提供者:zmdq
  1. Fractal-algorithms-

    0下载:
  2. 本书从实用的角度出发,论述了分形图形的生成算法与程序设计。主要内容包括分形图的递归算法、文法构图算法、迭代函数系统算法、逃逸时间算法、分形演化算法,以及分形图的放大、分形图的动画、分形图的立体化和利用分形算法实现自然景物的模拟等内容。-From a practical point of view the book, discusses the fractal graphics generation algorithms and programming. The main contents inc
  3. 所属分类:Fractal program

    • 发布日期:2017-03-31
    • 文件大小:537.26kb
    • 提供者:boywu
  1. Computer-Architecture-lab1

    0下载:
  2. 计算机组成实验作业1,fpga开发板,verilog语言编写-Composition of experimental computer operating 1, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:65.6kb
    • 提供者:聪聪
  1. Nebhrajani

    0下载:
  2. Nebhrajani异步FIFO翻译版,fifo结构-Nebhrajani translated version of the asynchronous FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:532.72kb
    • 提供者:吴林
  1. Computer-Architecture-lab2

    0下载:
  2. 计算机组成实验作业2,fpga开发板,verilog语言编写-Composition of experimental work computer 2, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:870.58kb
    • 提供者:聪聪
  1. Computer-Architecture-lab3

    0下载:
  2. 计算机组成实验作业3,fpga开发板,verilog语言编写-Composition of experimental computer operating 3, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:287.18kb
    • 提供者:聪聪
  1. Computer-Architecture-lab4

    0下载:
  2. 计算机组成实验作业4,fpga开发板,verilog语言编写-Composition of experimental computer operating 4, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.01mb
    • 提供者:聪聪
  1. Computer-Architecture-lab5

    0下载:
  2. 计算机组成实验作业5,fpga开发板,verilog语言编写-Composition of experimental computer operating 5, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.82mb
    • 提供者:聪聪
« 1 2 ... .40 .41 .42 .43 .44 100845.46 .47 .48 .49 .50 ... 199244 »
搜珍网 www.dssz.com