CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .48 .49 .50 .51 .52 10753.54 .55 .56 .57 .58 ... 199244 »
  1. ad-ram

    1下载:
  2. ad采样 通过fpga 传输给ram-ad fpga ram verilog
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-23
    • 文件大小:1.97kb
    • 提供者:kaikai
  1. LCD_CLOCK

    1下载:
  2. 用1602液晶显示的数字电子钟,并且可以用按键开关调整时间,日期,星期。-1602 LCD display with digital electronic clock, and the key switch can be used to adjust the time, date, week.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.02mb
    • 提供者:周航
  1. vhdl

    1下载:
  2. 用VHDL语言实现的二进制到BCD码和格雷码的转换,程序通读性比较好。-VHDL language with the binary code and Gray code to BCD conversion, the program read through is better.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.12kb
    • 提供者:周波
  1. DS-Verilog

    1下载:
  2. ad 采集 串行ADtlv2543和DATLV5618的接口程序 -ad
  3. 所属分类:VHDL编程

    • 发布日期:2014-02-23
    • 文件大小:3.27mb
    • 提供者:syrobinss
  1. dac5687_interface

    1下载:
  2. verilog语言编写的dac5687的接口程序,串行模式控制。-written dac5687 verilog interface program, serial mode control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:2.1kb
    • 提供者:刘进
  1. fft_2011_3_23(COMPLETE-FFT1024)

    1下载:
  2. VERILOG FFT IP核调用,以及其控制文件-VERILOG FFT IP core call, as well as its control file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-07
    • 文件大小:20.01mb
    • 提供者:贾斌
  1. state_machine

    1下载:
  2. 基于FPGA用VHDL编写的状态机控制步进电机.-Prepared by the state machine control VERILOG stepper motor.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:281.63kb
    • 提供者:island
  1. VGA

    1下载:
  2. FPGA实现VGA显示RGB彩条信号-FPGA to achieve VGA display RGB color bar signal ...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:407.42kb
    • 提供者:island
  1. STATE_MECHINE

    1下载:
  2. FPGA 状态机控制步进电机..verilog-FPGA state machine controlled stepper motor .. verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:294.47kb
    • 提供者:island
  1. verilog

    1下载:
  2. 介绍了一种硬件控制的自动数据采集系统的设计方法,包括数字系统自顶向下 (1DP—DOwN)的设计思路,Vernog}Ⅱ)L对系统硬件的描述和状态机的设计-Introduced a hardware-controlled automated data acquisition system design, including digital systems from top to bottom (1DP-DOwN) design ideas, Vernog} Ⅱ) L of the system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:205.07kb
    • 提供者:郭天然
  1. 12

    1下载:
  2. Verilog HDL应用程序设计实例精讲源码-Verilog HDL design example application source code Jingjiang
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:121.61kb
    • 提供者:田七
  1. msp430_i2c_uart

    1下载:
  2. msp430单片机的IIC 协议和UART协议,很好用的,都测试过哦-msp430 microcontroller and the UART protocol IIC protocol, well used, are tested oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-07
    • 文件大小:32kb
    • 提供者:ZYG
« 1 2 ... .48 .49 .50 .51 .52 10753.54 .55 .56 .57 .58 ... 199244 »
搜珍网 www.dssz.com