CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .12 .13 .14 .15 .16 10817.18 .19 .20 .21 .22 ... 199244 »
  1. DE2_i2sound-g5

    1下载:
  2. 通过de2板上的wm8731,42阶音量可调,mic和dac同时输出。-By de2 board wm8731, 42 stage adjustable volume, mic and dac output simultaneously.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-11
    • 文件大小:50kb
    • 提供者:夏洛
  1. CCD-driver

    1下载:
  2. CCD芯片驱动VHDL程序,CCD型号TC253SPD -CCD chip driver VHDL program, CCD models TC253SPD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:406.13kb
    • 提供者:路政西
  1. tPad_Camera

    1下载:
  2. tPad DE2-115/70开发板可用的摄像头采集、显示程序,QT10.0以上环境可用,原装代码,可以进行修改加以使用,如使用到倒车影像系统中,视频显示等。-tPad DE2-115/70 development board available cameras capture, display program, QT10.0 over the environment is available, the original code can be modified to be used, such
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:381.86kb
    • 提供者:杨平平
  1. jow_order

    1下载:
  2. 这是我准备电子设计大赛时,用VHDL写的一个自动打铃系统,很好的学习资料。-This is when I am going to Electronic Design Contest, use VHDL to write an automatic bell playing system, a very good learning materials.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.24mb
    • 提供者:shuwei
  1. sopc_uart_rt

    1下载:
  2. sopc的一个应用例程:应用uart部件搭建的一个sopc系统,调试成功了。包含所有源代码-An application of routine sopc: Application uart component erected a sopc system, commissioning a success. Contains all the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:10.14mb
    • 提供者:王乐
  1. clk_vhdl

    1下载:
  2. Quartus II工程压缩文件,是一个典型的基于FPGA的数字钟工程项目,有50MHz分频、计数、译码等模块。采用VHDL语言编写。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules. Using VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-02-03
    • 文件大小:637.44kb
    • 提供者:kg21kg
  1. qpsk

    1下载:
  2. qpsk调制解调的FPGA实现。QPSK为调制程序,QPSK-two为解调程序。-qpsk modulation and demodulation of the FPGA. QPSK as the modulation process, QPSK-two for the demodulation process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1.5kb
    • 提供者:张维
  1. Hardware_Multiplier

    1下载:
  2. 用VHDL写的硬件乘法器,以及测试过了,一个时钟周期内完成乘法运算。被乘数、乘数的宽度通过通用属性GENERIC参数改变而轻松改变,硬件除法器也快好了。-Written by VHDL hardware multiplier, and tested, and a clock cycle multiplication. Multiplicand, multiplier width parameter changes through the common property of GENERIC an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.5kb
    • 提供者:周磊
  1. collect

    1下载:
  2. 用verilog编写的max197这个AD转换的程序,在ISE综合仿真均通过。-max197, verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:650byte
    • 提供者:liu peng
  1. Senior-Advanced-FPGA-design

    1下载:
  2. FPGA设计高级进阶,讲述了流水线,乒乓操作,异步时钟域处理,状态机等内容-Senior Advanced FPGA design, about the line, ping-pong operation, asynchronous clock domain processing, state machine, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-27
    • 文件大小:1mb
    • 提供者:赵计勇
  1. TSC2046_ILI9481_3.5HVGA

    1下载:
  2. 该程序为触摸屏IC TSC2046和HVGA驱动IC ILI9481的测试程序,采取标准C语言,keil环境下编译成。该程序已用到生产测试中。无错无警告。-TSC2046 and ILI9481 Driver IC program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-08-09
    • 文件大小:107kb
    • 提供者:冯祖华
  1. LED_0000_9999

    1下载:
  2. 7段数码管动态显示0000-9999,vhdl语言-7-segment LED dynamic display of 0000-9999, the VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.41kb
    • 提供者:黄鹏
« 1 2 ... .12 .13 .14 .15 .16 10817.18 .19 .20 .21 .22 ... 199244 »
搜珍网 www.dssz.com