资源列表
VHDL程序范例
- VHDL初级范例
vhdl五位加法器
- vhdl五位加法器
16QAMFPGA实现
- 16QAM的VHDL
基于 FPGA 实现的冒泡排序法范例
- 基于 FPGA 实现的冒泡排序法范例,Verilog 的语法.
CPLD 與 61LV256 SRAM 驱动 TFT
- CPLD 與 61LV256 SRAM 驱动 4.3 吋的 TFT,附 Verilog 語言範例.
ECC校验FPGA源码
- ECC校验FPGA源码，VHDL编写
CCD相机采集
- CCD相机在PCI总线的采集程序，像元数320*256
GPS-FPGA源代码
- 这个是基于ALTERA-FPGA的GPS程序实例，
DAC5687 interface
- TI DAC5687 interface of the verilog
数字钟VHDL设计
- maxplus2开发基于EDA数字钟VHDL设计
EBCOT Processor 源码
- 硬件实现JPEG2000 EBCOT 编码的源码
Code_for_Bilinear Interpolation
- 根據不同測試pattern，設計的電路要能對16×16 pixels的原圖影像作縮放，產生16×16、32×32的放大或縮小影像。