资源列表
clock
- 数字钟的程序，功能说明如下所示： 1.完成秒／分／时的依次显示并正确计数； 2.秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3.定时闹钟：实现整点报时，通过语音设备来实现具体的报时； 4.时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整 5.可以选择使用12进制计时或者24进制计时。 使用QuartusII6.0编译仿真通过，语言使用的是VHDL，可以方便的移植到其他的平台上面。
8255_OSED
- 用VHDL语言编写的8255,它通过EDA平台可代替8255来使用.
tdmddc_v71
- ddc的vhdl源代码，没有经过调试，只是作为分享，大家有什么意见和建议请回复邮件
4bit.elock
- 4位电子密码锁，有详细的步骤说明，有功能仿真图，值得一看
eda
- 用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器
SELLER
- 基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数，最大9.90元，如果大于该数值，新投入的硬币会退出,选择货物的输入信号Ia,Ib,Ic,Id,Ie和一个放弃信号In,输出指示信号为 Sa, Sb ,Sc ,Sd, Se
DS18B20
- 用VHDL写的DS18B20温度采集程序，QuartusII的完整工程，控制灵活，易扩展
BasicRSA
- RSA加密算法的VHDL实现，通过实际FPGA验证。
UART_send
- Verilog HDL 串口发送程序，在ACTEL Fusion FPGA上实验成功 ，和大家一起分享！^_^
Example-b3-1
- 使用Quartus II设计FPGA的应用设计实例 “\\Example-b3-1\\uart_regs\\src”目录下为设计源文件 “\\Example-b3-1\\uart_regs\\core”目录下为Altera的IP宏功能模块 “\\Example-b3-1\\uart_regs\\sim\\funcsim”目录下为功能仿真文件 “\\Example-b3-1\\uart_regs\\sim\\p
I2C_verilog
- 用verilog设计了一个简洁而实用的I2C总线控制器，对大家学习FPGA和I2C总线接口等相关方面的知识有较大的帮助。
USB2_0CY7C68013FPGAVerilogHD
- cy68013与fpga接口的veriloghdl设计