资源列表
BiDirectionalCell
- verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证
eeprom
- eeprom的Verilog HDL源代码，含eeprom的读写！Quartus II5.0平台测试通过！
TCM070119
- 在公司做的TCM编解码程序，使用FPGA来完成相关处理的一些源程序
ug_altmult_add
- ug_altmult_add,programed with qartus
FR
- 基于FPGA的数字频率计的设计，可测量从1hz到10000hz，误差在1hz以内，是EDA课程学习很好的实例。
5386
- 基于VHDL的8255可编程并行扩展接口芯片设计
MOORE
- 状态机设计，用VHDL进行MOORE型状态机的设计。原程序以及波形图
MEALY
- 状态机设计，用VHDL进行MEALY型状态机的设计。由于两个程序本身有延时现象，本实验进行了改进。
DM9000A
- 详细描述了DM9000A网络接口芯片的功能，对于DE2开发板上的学习很有帮助。还上载了C程序的实现以及Verilog 代码的实现，
PWM
- 自己写的一个pwm模块，verilog的，是用于无刷电机控制的。
Verilog_FIFO_ram
- 一个可以综合的Verilog 写的FIFO存储器，word格式
Ethernet_verilog_ip_core
- Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核，对学习verilog语言和以太网有很大帮助。