资源列表
elock
- 电子锁的vhdl实现 （pld数字系统设计上）
uart.core.for.FPGA
- 一个UART的FPGA core，附有详细的代码阅读笔记
VerilogHDL_StepperMotor_control
- 采用Verilog HDL语言编写的步进电机位置系统，实现步进电机的定速、加速、减速、定位，且速率和加减速度都能做到连续可调的程序，对控制类相关的学习者价值很高
coverlater
- 本程序是在Quartus7.2环境下编译的一个简单的(2,1,3)卷积码，能够成功地编译和仿真。
dpll_demo
- 一个实现简单的数字锁相环Verilog代码，本人借鉴网上现有的代码后经修改在Cyclone II上调通实现，里面有ModelSim仿真成功的波形图
i2c
- 基于VHDL语言实现的I2C总线设计，可实际使用
simple_MCU
- 设计CPU方法及流程！VERILOG hdl
verilog9999
- Verilog 实现9999计数，内有分频模块，计数模块，译码，动态显示扫描等，用数码显示，
2x8bit_dac
- 用EPM7032（CPLD）做的２路８位并行输入ＤＡＣ，带内部环型振荡器（不用外接时钟振荡源）。
sine
- 用VerilogHDL实现的产生Sine波形全部程序 个人验证后收藏的。
random data gen（vhdl）
- 任意数据发生器的源代码-arbitrary data source code generator
jtag
- verilog 实现的 jtag TAP ， 转自 opencore.com， 已通过验证