CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .40 .41 .42 .43 .44 23145.46 .47 .48 .49 .50 ... 199243 »
  1. lapulasii

    0下载:
  2. 拉普拉斯高斯边缘检测. 数字图象处理的基本程序,用VC++6.0调试通过-Laplace Gaussian edge detection. Digital image processing of the basic procedures used by VC 6.0 Debugging
  3. 所属分类:图形图像处理(光照,映射..)

    • 发布日期:2008-10-13
    • 文件大小:1.69kb
    • 提供者:xiaoran
  1. fractal

    0下载:
  2. 分形(fractal)的几个小程序。可以更好理解分形原理
  3. 所属分类:分形几何

    • 发布日期:2008-10-13
    • 文件大小:1.69kb
    • 提供者:FAN Lei
  1. pre_norm_mul

    0下载:
  2. 一种用VHDL语言描述的浮点乘前规格化的源代码编程-VHDL language used to describe a floating-point by the source code before the standardized programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.69kb
    • 提供者:zhshup
  1. cominfsci3_2

    0下载:
  2. com port communiaction funtions renesas
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:1.69kb
    • 提供者:dev
  1. Code

    0下载:
  2. Mapinfo 和Sql数据库之间数据同步的一个源程序-synchronize data between Mapinfo layer and sql server
  3. 所属分类:GIS program

    • 发布日期:2017-04-03
    • 文件大小:1.69kb
    • 提供者:forrest
  1. keyboardPS2

    0下载:
  2. 本程序完成PS2键盘的输入8段数码管显示的功能,经试用后,完全可以,附有详细注释-The process is complete PS2 keyboard input 8 digital control functions, tested, fully, with detailed notes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.69kb
    • 提供者:songhaiyong
  1. NIOIS-UART

    0下载:
  2. 基于NIOS的串口程序,可以收发多个字符,实现中断。-the serial driver based on the NIOS IDE, have been implmented successfully.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.69kb
    • 提供者:陈朝炜
  1. keyboard

    0下载:
  2. 很实用的 按键去抖程序 Verilog语言编写-Very practical debounces program to Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.69kb
    • 提供者:
  1. cSharp

    0下载:
  2. 直接用地理经纬度转换为WGS84坐标c程序代码-To WGS84 coordinate with geographic latitude and longitude conversion code
  3. 所属分类:GIS program

    • 发布日期:2017-11-12
    • 文件大小:1.69kb
    • 提供者:单先生
  1. costas_DPSK

    1下载:
  2. 采用costas环进行DPSK解调的程序。输入数据速率2.4Kbps,载波频率12KHz,采样率1.6MHz, 输入数据位宽12位,快捕带为799.617Hz-Costas ring using DPSK demodulation process. Input data rate 2.4Kbps, carrier frequency 12KHz, sampling rate 1.6MHz, the input data 12 bits wide, fast catching band is 79
  3. 所属分类:VHDL-FPGA-Verilog

  1. voice

    0下载:
  2. 基于单片机的公交车智能报站系统的语音播放模块-Microcontroller-based intelligent bus-stop voice playback module system
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:1.69kb
    • 提供者:tt
  1. PWM_Gen_150kHz

    0下载:
  2. 150KHz PWM Generator with single pulse generation which can be enabled or disabled. Can be used for debug purposes where the required number of PWM pulses can be generated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.69kb
    • 提供者:Alex
« 1 2 ... .40 .41 .42 .43 .44 23145.46 .47 .48 .49 .50 ... 199243 »
搜珍网 www.dssz.com

浏览历史记录

关闭