CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .44 .45 .46 .47 .48 174049.50 .51 .52 .53 .54 ... 199244 »
  1. 面积量算

    0下载:
  2. 面积量算工具,用于高斯投影下的多边形面积量算,其中包括两种数学计算方法。-the area-measurement tool is used to measure a polygon s area in gauss projection.it includes two kinds of mathematical algorithm
  3. 所属分类:GIS编程

    • 发布日期:2008-10-13
    • 文件大小:1.86kb
    • 提供者:张立华
  1. RGB_HSL

    0下载:
  2. 实现RGB格式与HSI格式的互相转换,在Matlab软件中编程实现-achieve HSI RGB format and the format of mutual exchange, and the Matlab software programming! !
  3. 所属分类:图形图像处理(光照,映射..)

    • 发布日期:2008-10-13
    • 文件大小:1.86kb
    • 提供者:宋军
  1. syncram_2p

    0下载:
  2. 这个一个基于amba总线的双端口ram的vhdl语言程序-The amba bus-based dual-port ram in vhdl language program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.86kb
    • 提供者:cws
  1. InputTheSurvingPoint

    0下载:
  2. 将测量点自动展绘到CAD环境中,包括平面位置坐标和高程属性等.-Selective measurement points will be automatically drawn to the CAD environment, including the plane location attributes such as coordinates and elevation.
  3. 所属分类:Graph Drawing

    • 发布日期:2017-04-08
    • 文件大小:1.86kb
    • 提供者:第五个人
  1. pre_norm_div

    0下载:
  2. 一种用VHDL语言描述的浮点除前规格化的源代码编程-VHDL language used to describe a floating-point addition to the source code before the standardized programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.86kb
    • 提供者:zhshup
  1. fpu_add

    0下载:
  2. These programs are vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.86kb
    • 提供者:nandi
  1. 2812SimulateI2C

    0下载:
  2. DSP 2812 在CCS环境下模拟I2C 的C程序-DSP 2812 in the CCS environment, the C program to simulate I2C
  3. 所属分类:DSP program

    • 发布日期:2017-04-01
    • 文件大小:1.86kb
    • 提供者:panfenghou
  1. d3dtemplate

    0下载:
  2. 3D游戏开发模板,可以省去繁琐的框架搭建-for 3d games developing
  3. 所属分类:3D Graphic

    • 发布日期:2017-04-13
    • 文件大小:1.86kb
    • 提供者:liang
  1. convolution3D_FFTdomain

    0下载:
  2. 对原图形进行三维重建,用C语言进行链接及重构-3-D image construction
  3. 所属分类:3D Graphic

    • 发布日期:2017-03-30
    • 文件大小:1.86kb
    • 提供者:杨艳
  1. fifo_module

    0下载:
  2. 基于vhdl的FIFO建模,主要是用于输入输出数据缓存-Vhdl-based FIFO modeling is mainly used for input and output data cache
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.86kb
    • 提供者:李佳伟
  1. chuanshu

    0下载:
  2. 基于F28335和数字温度采集器的程序,可以直接添加到例程-F28335- based temperature acquisition program
  3. 所属分类:DSP program

    • 发布日期:2017-04-13
    • 文件大小:1.86kb
    • 提供者:杨玉环
  1. DDS-verilog

    0下载:
  2. DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写,是一项关键的数字化技术。与传统的频率合成器相比,DDS具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,是实现设备全数字化的一个关键技术。文件写了一个DDS的例程,并编写了TB文件。-DDS is a direct digital synthesizer (Direct Digital Synthesizer) of the English abbreviation, i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:1.86kb
    • 提供者:林威
« 1 2 ... .44 .45 .46 .47 .48 174049.50 .51 .52 .53 .54 ... 199244 »
搜珍网 www.dssz.com