CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载

资源列表

« 1 2 ... .27 .28 .29 .30 .31 24032.33 .34 .35 .36 .37 ... 199244 »
  1. up_counter_8

    0下载:
  2. Code for 8bit up counter in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:41.72kb
    • 提供者:zsan
  1. A

    0下载:
  2. 结合GPS,vb,通过编程对坐标进行正反算以及进行网平差-Combined with VB, GPS, through programming on the coordinates of the positive and negative calculation as well as network adjustment
  3. 所属分类:Other systems

    • 发布日期:2017-05-05
    • 文件大小:83.03kb
    • 提供者:QLN
  1. Gps-receiver-using-xilinx-fpga-and-ti-dsp-in-matl

    1下载:
  2. Gps receiver using xilinx fpga and ti dsp in matlab
  3. 所属分类:matlab

    • 发布日期:2017-05-14
    • 文件大小:3.08mb
    • 提供者:liu
  1. driver

    0下载:
  2. stm32电机基本配置及开发说明。基本满足PWM控制电机-Basic configuration and development of STM32 motor. Basically meet the PWM control motor
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:2.41kb
    • 提供者:犀牛
  1. Papr-calculation-for-mc-cdma-system-using-rayleig

    0下载:
  2. Papr calculation for mc cdma system using rayleigh fading channel & awgn noise in matlab
  3. 所属分类:3G develop

    • 发布日期:2017-04-14
    • 文件大小:3.33kb
    • 提供者:liu
  1. HuaZhiApp28

    0下载:
  2. 蓝牙通信 android 蓝牙设备通讯的开发(配对/连接/传输数据) -blue tooth connect
  3. 所属分类:android

    • 发布日期:2017-05-27
    • 文件大小:9.13mb
    • 提供者:weiqm
  1. MATLAB_PSpice_for_Electronic_Circuits_Ch5

    0下载:
  2. MATLAB PSpice for Electronic Circuits Ch5
  3. 所属分类:matlab

    • 发布日期:2017-05-17
    • 文件大小:4.36mb
    • 提供者:liu
  1. count

    0下载:
  2. 本实验利用VHDL 硬件描述语言设计一个0~9999 的加法计数器。根据一定频率的触发 时钟,计数器进行加计数,并利用数码管进行显示,当计数到9999 时,从0 开始重新计数。 SW0 为复位开关。当开关拨至高点平时,计数器归0,当开关拨至低电平时,计数器开始计数。 该电路包括分频电路,计数器电路,二进制转BCD 码电路和数码管显示电路。-This experiment uses VHDL hardware descr iption language to design a 0 ~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:464.26kb
    • 提供者:panda
  1. URAT

    0下载:
  2. 在ISE环境下,用VHDL语言实现RS232串口设计,实现串口通信。通过串口调试工具向 0000000UART发送16进制数,FPGA将UART接收到的串行数据转换为并行数据,并在8个 LED灯上输出显示;同时,并行数据又被重新转换为串行数据,重新送给RS-232接口,并在 串口调试工具上再次显示,SW0为复位键。 比如:串口调试工具发送两位16进制数,然后能在LED上显示,并且重新在串口调试工 具上显示。串口调试工具设置:波特率设为9600,默认奇校验。-In the IS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:393.64kb
    • 提供者:panda
  1. car

    0下载:
  2. 两轮自平衡小车直立行走代码(亲测有效),对小车进行直立控制及速度控制(无方向控制)-Self-balancing robot walk upright Codes (effective pro-test), which stands upright on the car control and speed control (no direction control)
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-29
    • 文件大小:10.82mb
    • 提供者:WXY
  1. Fibonacci

    0下载:
  2. (1) clkdiv 模块:对50MHz 系统时钟 进行分频,分别得到190Hz,3Hz 信号。190Hz 信号用于动态扫描模块位选信号,3Hz 信号用于fib 模块。 (2) fib 模块:依据实验原理所述Fibonacci 数列原理,用VHDL 语言实现数列 (3) binbcd14:实现二进制码到BCD 码的转换,用于数码管显示。 (4) x7segbc:采用动态扫描,使用4 位数码管依次显示Fibonacci 数列数据。 实验采用3Hz 频率来产生Fibonacci
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:652kb
    • 提供者:panda
  1. TrafficSign

    0下载:
  2. codeblocks Linux 交通标识识别-codeblocks Linux Traffic sign recognition
  3. 所属分类:Linux-Unix program

    • 发布日期:2017-06-10
    • 文件大小:16.6mb
    • 提供者:朱仁杰
« 1 2 ... .27 .28 .29 .30 .31 24032.33 .34 .35 .36 .37 ... 199244 »
搜珍网 www.dssz.com

浏览历史记录

关闭