资源列表
stopwatch
- Quartus II工程压缩文件，是一个典型的基于FPGA的秒表工程项目，有50MHz分频、计数、译码等模块。采用VHDL语言编写。-Quartus II project files, is a typical FPGA-based project of the stopwatch, a 50MHz frequency, counting, decoding modules. Using VHDL language.
JIJIAQI
- Quartus II工程压缩文件，是一个典型的基于FPGA的计价器工程项目，有有限状态机、50MHz分频、计数、译码、动态扫描等模块。-Quartus II project files, is a typical FPGA-based project of the meter, there are finite state machine, 50MHz frequency, counting, decoding, dynamic scanning module.
qiangdaqi
- Quartus II工程压缩文件，是一个典型的基于FPGA的抢答器工程项目，有计数、BCD译码、动态扫描等模块。-Quartus II project files, is a typical browser-based FPGA Answer Project, a count, BCD decoding, dynamic scanning module.
timeprogram
- 利用c编写的一个简单单片机时钟，用于51单片机开发板调试用-time program
37724129DZ60_Lab4
- dz60 eeprom program a good example
AT89C51
- 51单片机功能描述，是一篇很好的初学参考内容-sst51book
MC9S08DZ60_CN
- MC9S08DZ60 中文资料 网上并不多的好资料-Chinese MC9S08DZ60 information online is not much good information
Text1
- 51单片机开发板c语言测试程序，可以检测开发板焊接单路是否成功。-sst51 test
61EDA_D1070
- 示波器基于VHDL所作出的设计 拥有示波器的基本功能 并能显示波形-Oscilloscope-based VHDL design have made the basic functions of Oscilloscope and Waveform display
C8051F30x
- C8051F30x源代码例程 包含12个实例 很有价值-C8051F30x routine source code example contains a valuable 12
miwi
- microchip miwi 源代码，miwi通讯的状态服务源程序-microchip miwi
MIPS
- 带分支预测的MIPS流水线的verilog原代码。 详细介绍了流水线的设计代码-Branch prediction with the MIPS pipeline verilog source code. Details of pipeline design code