CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .44 .45 .46 .47 .48 5549.50 .51 .52 .53 .54 ... 33646 »
  1. modelsim初学者教程

    0下载:
  2. modelsim的使用教程,一步一步来,很是详细,特别适合初学者。(modelsim use tutorials, step by step, It is very detailed, especially for beginners.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:378kb
    • 提供者:唐tang
  1. mux21a

    0下载:
  2. 二选一,用于FPGA编程初学阶段,简单例子,使用时解压即可,Quartus II 9.0 (32-Bit)的应用(Two choose one, for FPGA programming beginner stage, a simple example, the use of decompression can be, Quartus II 9 (32-Bit) applications)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:144kb
    • 提供者:star0402
  1. qghhv

    0下载:
  2. Relief computing classification weight, Complete codec LDPC code, Bottom-pass and band-pass FIR and IIR filter bottom pass and band-pass filter.
  3. 所属分类:VHDL/FPGA/Verilog

  1. CRC

    0下载:
  2. crc校验的程序,关于crc的校验程序,8位转化为8位的并行算法,使用verilog编写的(crc search .12bit_4bit,8_8bit,and16 bit_8bit,32bit_8bit progranming by verilog languages,is very good. I think is correct)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:6kb
    • 提供者:penjin5
  1. hf_mot

    0下载:
  2. 电机驱动及编码器同步采样,内部兼具多重滤波采样处理算法。(Motor drive and encoder synchronous sampling, the internal multi filter sampling and processing algorithm.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:10.91mb
    • 提供者:he
  1. ModelSim

    0下载:
  2. Implementing a full adder in ModelSim by using Verilog Language
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:29kb
    • 提供者:Mood
  1. FourToOneMux

    0下载:
  2. this is Implementation of 4 to 1 Multiplexer in verilog language for embedded design systems
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:27kb
    • 提供者:Mood
  1. si243

    0下载:
  2. Chaos indicator for Lyapunov index calculation, Is a two hidden layer back propagation neural network, Multi-machine power system simulation and flow calculation.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:59kb
    • 提供者:张亚国
  1. noise

    0下载:
  2. 使用FPGA搭建NOISE||内核,在内核基础上进行工程建立。(Using the FPGA to build NOISE || kernel, based on the kernel to build the project.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:18.8mb
    • 提供者:湘城旧事
  1. 12_flash_test

    0下载:
  2. 对W25Q128的读写操作,spi 0 模式(read and write flash W25Q128)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:1.6mb
    • 提供者:sdayd
  1. mii_mac

    0下载:
  2. mii mac tx and rx,以太网mii接口收发(mii mac tx and rx Ethernet mii interface)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:5kb
    • 提供者:冷酷到底
  1. 0834

    0下载:
  2. Import data files as input parameters matlab program is running, EULER numerical analysis method, gmcalab fast generalized form component analysis.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:58kb
    • 提供者:fanfingsing
« 1 2 ... .44 .45 .46 .47 .48 5549.50 .51 .52 .53 .54 ... 33646 »
搜珍网 www.dssz.com