CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .11 .12 .13 .14 .15 5816.17 .18 .19 .20 .21 ... 33646 »
  1. snake_VHDL

    0下载:
  2. 基于vhdl编写的贪吃蛇游戏,课程设计必备-Based on the VHDL language of the snake game, curriculum design essential
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:410.77kb
    • 提供者:孙佳贝
  1. keyboard_scan_XUP

    0下载:
  2. 数字密码锁,数字密码由4*3键盘输入,密码输入正确时,lcd屏上显示正确的密码,并显示OK;密码输入错误时,lcd屏上显示ERROR。-Digital lock, numeric password is scanned the 4* 3 keypad, when you enter the correct password, lcd screen displays the correct password and OK when you enter the wrong password, t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.44mb
    • 提供者:queen
  1. ball_vhdl

    0下载:
  2. 基于vhdl编写的两个弹球游戏合集,可实现弹球的弹性碰撞-Two pinball game collection based on VHDL written
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.68mb
    • 提供者:孙佳贝
  1. Slides-of-VHDL

    0下载:
  2. VHDL课件,包括Xilinx软件的入门使用,VHDL基本语法,状态机以及其他。-VHDL courseware, including entry using Xilinx software, VHDL basic grammar, state machines, and others.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.01mb
    • 提供者:zhaoyue
  1. scope_new

    0下载:
  2. 本实验,为 ZX-2 开发板的综合实验,该实验利用 ZX-2 开发板上的 ADC、独 立按键、 UART 等外设, 搭建了一个具备丰富功能的数据采集卡, ZX-2 开发板负 责进行数据的采集并将数据通过串口发送到 PC 机上, PC 端,利用强大的串口调 试工具——串口猎人,来实现数据的接收分析,并将数据分别以波形、码表、柱 状图的形式动态显示出来,以让使用者能够直观的看到 ADC 采集到的信号细节。 同时,用户也可以使用串口猎人通过串口给下位机( FPGA) 发送指令,下位
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-16
    • 文件大小:23.27mb
    • 提供者:啧啧啧
  1. led

    0下载:
  2. 实现跑马灯的verilog程序 更方便的学习 适合初学者的程序 通俗易懂-Marquee realize verilog program easier to learn for beginners program straightaway
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:30.95kb
    • 提供者:啧啧啧
  1. cycle-dig

    0下载:
  2. 数码管的动态显示有区别与静态显示 适合初学者学习 通俗易懂 更简化的程序 -Dynamic digital tube showed the difference between static display easy to understand for beginners to learn more streamlined procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:382.21kb
    • 提供者:啧啧啧
  1. chpt5

    0下载:
  2. This presentation discusses BCH codes which are a certain type of error correction codes that is extensively used in Digital Communications. The understanding of BCH codes and its generation requires a good background in abstract algebra and polynomi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:103.01kb
    • 提供者:aaststudents
  1. Tetris-VHDL

    0下载:
  2. 利用FPGA和VGA显示器实现的俄罗斯方块游戏。 使用VHDL语言和Xilinx开发。-Using FPGA and VGA monitor to develop a Tetris game. Developed using VHDL language and Xilinx .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-12-13
    • 文件大小:3.79mb
    • 提供者:彭铭仕
  1. xulie

    0下载:
  2. 序列检测,检测出序列11010后亮灯,文件是用verilog编写的-Sequence detection, after detecting a sequence of 11010 lighting, files are written with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:343.62kb
    • 提供者:夏冬青
  1. spi_verilog

    0下载:
  2. 在SPI操作中,最重要的两项设置就是时钟极性(CPOL或UCCKPL)和时钟相位(CPHA或UCCKPH)。时钟极性设置时钟空闲时的电平,时钟相位设置读取数据和发送数据的时钟沿。 主机和从机的发送数据是同时完成的,两者的接收数据也是同时完成的。所以为了保证主从机正确通信,应使得它们的SPI具有相同的时钟极性和时钟相位。 -In more details: 1. The master pulls SSEL down to indicate to the slave that com
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:7.67kb
    • 提供者:michael
  1. CNT4

    0下载:
  2. 四进制加法计数器,带有异步复位功能。还有同步置数,自己可以稍作修改-Quaternary adding counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:164.89kb
    • 提供者:
« 1 2 ... .11 .12 .13 .14 .15 5816.17 .18 .19 .20 .21 ... 33646 »
搜珍网 www.dssz.com