CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .79 .80 .81 .82 .83 6084.85 .86 .87 .88 .89 ... 33646 »
  1. audio3

    0下载:
  2. Code to audio in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:52.11kb
    • 提供者:fakher
  1. FIRAudio

    0下载:
  2. fı r_audio in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.26mb
    • 提供者:fakher
  1. kaynak_kod_FPGA

    0下载:
  2. CODE TO CCD İ N VERİ LOG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:11.55kb
    • 提供者:fakher
  1. 1-D-DWT_verilog-code

    0下载:
  2. Image compression is one of the prominent topics in image processing that plays a very important role in reducing image size for real-time transmission and storage. Many of the standards recommend the use of DWT for image compression. The compu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.41mb
    • 提供者:jeason
  1. RSA

    0下载:
  2. 基于FPGA的RSA加解密系统,通过FPGA验证代码为Verilog,开发板为DE2-115-RSA encryption and decryption system based on FPGA, through the FPGA verification code for the Verilog development board, DE2-115
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:69.74kb
    • 提供者:李刚
  1. Twofish

    0下载:
  2. 基于FPGA的Twofish加解密系统,通过FPGA验证代码为Verilog,开发板为DE2-115-Twofish encryption and decryption system based on FPGA, through the FPGA verification code for the Verilog development board, DE2-115
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:42.67kb
    • 提供者:李刚
  1. rsa-core

    0下载:
  2. 512位的rsa算法的yhdl实现,含说明文档-An open-source 512 bit RSA core in order to help small projects which need RSA ciphering.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:234.82kb
    • 提供者:Rain
  1. 5760finalproject

    0下载:
  2. verilog实现的rsa加解密系统,包括大素数生成算法,包含测试文件。-rsa encryption system using verilog, including large prime number generation algorithms, including test file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.54mb
    • 提供者:Rain
  1. hdl

    0下载:
  2. 该系统实现了FPGA上电子钟的显示,并且实时可以刷新,读取日历芯片内容。-this system develop a clock that can display on the screen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:421.42kb
    • 提供者:chao
  1. source

    0下载:
  2. 4个功能模块是独立操作的。由于输出在时间上不同,在肉眼中才会看到流水灯的效果。用现实的角度去思考的话,宛如有四个局内人,无不关系,各自只是按照自己的节奏完成自己的工作。在局外人的眼中,他们如同有默契般,不需要“指挥者”也能完成任务。-led parallel countrol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.28kb
    • 提供者:利群
  1. dianzhen

    0下载:
  2. 8位渐变色点阵的VHDL实现,在单片机中进行过仿真-8 gradient lattice of VHDL, simulation conducted in SCM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:319.02kb
    • 提供者:乐乐乐
  1. examples

    0下载:
  2. MicroBlaze GPIO 示例代码-MicroBlaze GPIO example code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:61.49kb
    • 提供者:周禹
« 1 2 ... .79 .80 .81 .82 .83 6084.85 .86 .87 .88 .89 ... 33646 »
搜珍网 www.dssz.com