CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .26 .27 .28 .29 .30 8831.32 .33 .34 .35 .36 ... 33646 »
  1. i2c

    0下载:
  2. 一个用状态机VHDL语言编写的I2C源代码-A state machine by VHDL language I2C source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:3.38kb
    • 提供者:蔡飞
  1. lab1

    0下载:
  2. edk9.1嵌入式开发实验1代码,关于MB何构造一个简单硬件系统-Embedded Development edk9.1 code in Experiment 1, on the MB He constructed a simple hardware system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.37mb
    • 提供者:小贝
  1. PS2Fpga

    0下载:
  2. PS2开发源代码,取自于FPGA开发板,可直接应用于实际项目中-PS2 development of source code, derived from FPGA development board can be directly applied to actual projects
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:596.66kb
    • 提供者:王军
  1. ChipScope

    0下载:
  2. 2008年新出版的fpga应用开发入门与典型实例教程中的源代码。-Newly published in 2008 FPGA Application Development Getting Started with the classic example of the tutorial s source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:284.68kb
    • 提供者:王军
  1. verilog

    0下载:
  2. 组成原理的大作业,写一个计算器,用verilog语言写的-The composition of the major principles of operation, write a calculator, using the language written in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.53mb
    • 提供者:陈江
  1. Verilog130examples

    0下载:
  2. 这是一个130个vhdl代码的实例,其中说明都在压缩包里面的-This is a 130 VHDL code examples, which described in the cabinet inside
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:164.92kb
    • 提供者:citydremer
  1. Pentium

    0下载:
  2. 这两个分别是8位乘法器的VHDL语言的实现,并经过个人用QUARTUS的验证,另外一个是奔腾处理器的设计思想-The two were 8 multiplier realization of VHDL language and personal use Quartus After verification, another is a Pentium processor design idea
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:370.34kb
    • 提供者:citydremer
  1. clock

    0下载:
  2. 用高速硬件语言VHDL设计的全功能数字钟,经测试运行稳定-VHDL language used high-speed hardware design full-function digital clock, tested and stable operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.04kb
    • 提供者:李鑫
  1. exp11

    0下载:
  2. lcd实验的.h文件,经验证,已经完全正确的了。-lcd experiment. h file, experience certificate, has been completely correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:7.72kb
    • 提供者:丁士富
  1. exp11

    0下载:
  2. lcd实验的.c源文件,经验证,已经完全正确了。-lcd experiment. c source file, experience certificate, has been completely correct.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.02kb
    • 提供者:丁士富
  1. pre_norm_mul

    0下载:
  2. 一种用VHDL语言描述的浮点乘前规格化的源代码编程-VHDL language used to describe a floating-point by the source code before the standardized programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.69kb
    • 提供者:zhshup
  1. pre_norm_div

    0下载:
  2. 一种用VHDL语言描述的浮点除前规格化的源代码编程-VHDL language used to describe a floating-point addition to the source code before the standardized programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.86kb
    • 提供者:zhshup
« 1 2 ... .26 .27 .28 .29 .30 8831.32 .33 .34 .35 .36 ... 33646 »
搜珍网 www.dssz.com