CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .63 .64 .65 .66 .67 8868.69 .70 .71 .72 .73 ... 33646 »
  1. vhdl

    0下载:
  2. 最高优先级编码器和直流电机控制器,供初学者学习使用,方便快捷,有很强的参考价值-The highest priority encoder and DC motor controller, for beginners learning to use, convenient and has a strong reference value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3.09kb
    • 提供者:张楚荀
  1. VHDLVERILOG

    0下载:
  2. 含近百个源码的VHDL与Verilog相对照的很不错的资料,内容涵盖了从基本说明到高级设计案例,有很强的实用性,值得一看。-Containing hundreds of VHDL and Verilog source contrast is very good information, which covers from basic instructions to advanced design of the case, there are strong practical, worth a v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.95mb
    • 提供者:刘英
  1. VerilogHDL

    0下载:
  2. 王金明:《Verilog HDL 程序设计教程》程序-Wang Jinming:
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:171.09kb
    • 提供者:hrb
  1. EDA

    0下载:
  2. 数字钟的实现 FPGA上运行 VHDL编写-Digital clock running on the FPGA to achieve the preparation of VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-10
    • 文件大小:16.35mb
    • 提供者:周蕾
  1. i2c

    0下载:
  2. 基于EPM1270的EProm at24c02 驱动-Based on the EPM1270
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:68.1kb
    • 提供者:cx
  1. vga

    0下载:
  2. 基于EPM1270的VGA显示器接口源码Verilog-Based on the EPM1270
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:202.55kb
    • 提供者:cx
  1. even_division

    0下载:
  2. 任意基数分频VERILOG代码,经过了编译,可以修改数字改变分频。-Arbitrary base frequency Verilog code, after compilation, the figures can be amended to change the frequency.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:147.4kb
    • 提供者:王迪
  1. MinWinsockSpi

    0下载:
  2. verilog ADPLL file with testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:17.48kb
    • 提供者:xgh
  1. SPI_FireWall

    0下载:
  2. verilog spi file with testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:47.9kb
    • 提供者:xgh
  1. VCchuankou

    0下载:
  2. verilog ADPLL file with testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-05-16
    • 文件大小:26.93kb
    • 提供者:xgh
  1. top_2

    0下载:
  2. 基于CPLD的签到器的设计,用三维数组队人名进行储存-Based on the attendance CPLD design, a few team names with three-dimensional storage
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.26mb
    • 提供者:lijin
  1. checkNodee_Behavioral_VHDL

    0下载:
  2. LDPC码校验节点(checknode)进行奇偶校验方程时的vhdl编程,硬件语言实现-LDPC check nodes (checknode) carried out at the time of parity equation VHDL programming, hardware language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.06kb
    • 提供者:王明
« 1 2 ... .63 .64 .65 .66 .67 8868.69 .70 .71 .72 .73 ... 33646 »
搜珍网 www.dssz.com