CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .81 .82 .83 .84 .85 8886.87 .88 .89 .90 .91 ... 33646 »
  1. I2C--1602

    0下载:
  2. I2C总线上接两个24C04的1602液晶显示-I2C bus on the next two 24C04' s 1602 LCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-02-23
    • 文件大小:56kb
    • 提供者:dhg
  1. verilog

    0下载:
  2. 用verilog语言实现PCM模块功能(pcm发音)-PCM module function (pcm pronunciation) with verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.71mb
    • 提供者:张喆
  1. VHDL-clock

    0下载:
  2. VHDL的程序设计模块,很有用那个,密码锁。-for vhdl!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.13mb
    • 提供者:李鸿章
  1. fir

    0下载:
  2. verilogHDL编写的低通滤波器模块,在ISE软件中仿真过-verilogHDL prepared by low-pass filter module, in the ISE simulation software have been
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:138.93kb
    • 提供者:李晶
  1. EP1C6Q240C6

    0下载:
  2. EP1C6Q240C6开发板原理图,自己做的FPJA 和大家分享一下-EP1C6Q240C6 development board schematics, myself and share with you the FPJA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:66.53kb
    • 提供者:万里
  1. rotary

    0下载:
  2. Spartan 3E上的Rotary encoder控制程序,及验证它的小灯程序-Rotary encoder on the Spartan 3E control procedures, and verification procedures for its small light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:123.13kb
    • 提供者:郭大为
  1. liushun

    0下载:
  2. 流水灯和跑马灯的程序 已经编译 可以用 是quartus的开发环境-Marquee lights and running water has been the procedure can be used to compile the development environment is quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:146.27kb
    • 提供者:杨兴华
  1. VHDL_logic_v3

    0下载:
  2. Altera USB-BLASTER 源码-Altera USB-BLASTER source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:44.16kb
    • 提供者:wang
  1. XilinxISE9.2andChinpScopePro9.2Sn

    0下载:
  2. Xilinx ISE 9.2 and ChinpScope Pro 9.2 Sn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:24.55kb
    • 提供者:
  1. atan

    0下载:
  2. 自己写的cordic 的 64位计算反正切的程序,-cordic count atan program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.31kb
    • 提供者:planet1997
  1. FIFO_Design

    0下载:
  2. 一种基于格雷码的异步FIFO设计与实现,8*8位的fifo VHDL 源码-Gray-code based on the Asynchronous FIFO Design and Implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:88.48kb
    • 提供者:qwe
  1. lvpecl_connect_lvds

    0下载:
  2. 在FPGA间实现LVDS和LVPECL互联时的用法,比如如何做匹配网络-Achieved in the FPGA LVDS and LVPECL interconnection between the time of usage, such as how to do the matching network
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:254.42kb
    • 提供者:wangke
« 1 2 ... .81 .82 .83 .84 .85 8886.87 .88 .89 .90 .91 ... 33646 »
搜珍网 www.dssz.com