资源列表
liftvhdl
- 四层电梯vhdl 1、 每层电梯的入口处设有上下请求开关，电梯内设有乘客到达层次的停站请求开关。 2、 设有电梯所处位置指示装置及电梯运行模式（上升或下降）指示装置。 3、 电梯每秒升降一层。 4、 电梯到达有停站请求的楼层后，经过1s电梯打开，开门只是灯亮，开门4s后，电梯门关闭（关门指示灯灭），电梯继续运行，直至执行完请求信号后停在当前楼层。 5、 能记忆电梯内外的所以请求信号，并按照电梯运行规则依次响应，每个请求信号保留至
ps2_keyboard
- FPGA PS2键盘驱动设计，使用软件QuartusII6.0 verilog-FPGA PS2 keyboard-driven design, the use of software QuartusII6.0 verilog
verilog
- 一个可以综合的Verilog 7段秒表实例。上海交大微电子学院课程作业。-An example Verilog project. 7-segment
AD637
- 芯片AD637的应用！自己在实际中使用过!就是根据这个资料！-AD637 chip applications! Their use in practice over! Is based on this information!
4_31
- 这是一个交织器/解交织器的FPGA实现，虽然交织器的功能简单，但是其实现比较复杂-This is an interleaver/de-interleaver to achieve the FPGA, although the function of interleaver simple, but its more complicated to achieve
clock
- 数显时钟编码，verilog 代码实现，其中含有测试文件-Digital clock code, verilog code, which contains the test file
TFT
- 3.5寸TFT FPGA驱动程序,2C8驱动扫描TFT屏实现色条-TFT DV for FPGA
Verilog
- fpga使用代码大全，很有用的，，谢谢下载，我没什么说的了，住学习愉快-fpga using the Code Complete, very useful, Thank you to download, I have nothing to say about it, learning to live happily
Altera-FPGACPLD
- Altera FPGACPLD设计(基础篇)配套光盘,提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Altera FPGACPLD Design (fundamental) supporting CD-ROM, the book provides a complete project files for al
DDS
- 用DE2开发板做的DDS程序，频率分辨率可以达到1Hz！-DE2 development board to do with the DDS process, the frequency resolution can be achieved 1Hz!
source
- I2C协议的FPGA实现 程序内含有大量英文注释，可读性好-FPGA Implementation of the program of the I2C protocol contains a lot of English notes, readable
hanning
- 这个程序为汉明码的编码与解码，程序中有加错与纠错的环节，简单易懂-hamming coding decoding