CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .04 .05 .06 .07 .08 8909.10 .11 .12 .13 .14 ... 33646 »
  1. keyboard

    0下载:
  2. 键盘输入实验 实验要求:利用实验板上的4×3小键盘,当检测到有键按下时,读取按键值并在LED数码管中显示该值。-Keyboard input test test requirements: use of experimental board 4 × 3 keypad when a key is detected, the read key value and the LED digital display the value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.15kb
    • 提供者:吴凡
  1. array_multiplier

    0下载:
  2. 4X4阵列乘法器,图可以按程序画看看,可以改进-4X4 array multiplier, see Figure can draw according to the procedure can improve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:124.67kb
    • 提供者:abby
  1. FSK_work

    0下载:
  2. 自己做的基于MATLAB DSP BUILDER的FSK,里面的内容都在,整个工程-MY FSK,have cost much time。please use it carefully。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:696.79kb
    • 提供者:朱铭进
  1. ram

    0下载:
  2. 一个用VHDL语言编写的双端口存储器程序,可下载在FPGA中使用-Written in VHDL language using a dual-port memory program can be downloaded in the FPGA using
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:4.1kb
    • 提供者:cloudy
  1. HighSpeedAD

    0下载:
  2. FPGA 做的高速AD采集 程序 FPGA 做的高速AD采集 程序-FPGA to do high-speed AD acquisition program FPGA to do high-speed AD acquisition program FPGA to do high-speed AD acquisition program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:110.42kb
    • 提供者:waguylkm
  1. readmemh

    0下载:
  2. Verilog使用readmenh()的範例-Verilog using readmenh () example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:70.19kb
    • 提供者:蕭鴻森
  1. CYCLONEIIEP2C35

    0下载:
  2. DE2开发板的原理图,TERASIC CYCLONE II EP2C35 Development & Education BOARD-DE2 development board schematics, TERASIC CYCLONE II EP2C35 Development & Education BOARD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:355.51kb
    • 提供者:宋航
  1. VerilogHDL

    0下载:
  2. 经典的IC设计书籍,教你如何学会IC设计的核心知识-a good ic design with verilog book
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:510.2kb
    • 提供者:刘大鹏
  1. LogicLock

    0下载:
  2. logiclock功能演示 用vhdl语言编写 quartus环境实现-logiclock functional demo vhdl language environment for realization of quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:83.46kb
    • 提供者:PETER
  1. SOPC_PPT

    0下载:
  2. 本文件是周立功试验开发板的配套资料,容易学会-This document is ZLG test development board supporting information, easy to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.37mb
    • 提供者:韩向超
  1. comparer

    0下载:
  2. VHDL比较器,可直接使用QuatusII的project文件打开-VHDL comparator can be used directly QuatusII the project file open
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:46.25kb
    • 提供者:lb
  1. I2C_Interface(VHDL)

    0下载:
  2. I2C总线接口FPGA的实现代码,全部为VHDL语言源码文件,内附设计实用说明文档。-I2C bus interface FPGA implementation of the code, all source files for the VHDL language, included the design and practical documentation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:58.34kb
    • 提供者:Field
« 1 2 ... .04 .05 .06 .07 .08 8909.10 .11 .12 .13 .14 ... 33646 »
搜珍网 www.dssz.com