CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .08 .09 .10 .11 .12 8913.14 .15 .16 .17 .18 ... 33646 »
  1. sram_controller

    0下载:
  2. sram 控制器用verilog语言实现-sram controller is programed by veilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:735.9kb
    • 提供者:BOBO
  1. using_the_block_RAM_in_Spartan-3_FPGA

    0下载:
  2. Spartan-3 系列 FPGA 中的 Block RAM 的使用-using the block RAM in Spartan-3 FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:31.62kb
    • 提供者:lishiwei
  1. lightflu

    0下载:
  2. 用Verilog写的一个流水灯程序,实现8位led灯循环点亮!-Written with a flowing light Verilog program, to achieve 8 led light cycle light!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:270.55kb
    • 提供者:ye
  1. 8_LigWater

    0下载:
  2. FPGA,VHDL语言 :分频1S 8位流水灯,适用于所有FPGA芯片,VHDL源程序-FPGA, VHDL language: divide-1S 8 light water, and apply to all FPGA chip, VHDL source code! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:443.03kb
    • 提供者:李诚
  1. DM9000A

    0下载:
  2. 关于DM9000A开发,使用NIosII软件,alteraFPGA进行设计的实例-About DM9000A development, use NIosII software, alteraFPGA examples of design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.84mb
    • 提供者:杨晓飞
  1. project

    0下载:
  2. 在Spartan-3E FPGA开发板上做的一个小项目--带语音功能的计算器,并且通过VGA接口在显示器上显示图形界面。涉及到ps2键盘模块,VGA显示模块,picoblaze汇编,串口收发模块。-In the Spartan-3E FPGA development board to do a small project- a calculator with voice capabilities, and VGA interface, through the graphical interfac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.32mb
    • 提供者:赵龙
  1. S6_LCD_VHDL

    0下载:
  2. FPGA实验工程源代码,梁祝音乐,跑马灯-FPGA source code of some experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:490.8kb
    • 提供者:kaka
  1. 5

    0下载:
  2. VHDL常用模板之与门、或门。。超实用!vhdl编程必备-VHDL templates of commonly used with the door, or door
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.72kb
    • 提供者:linnvel
  1. UART

    0下载:
  2. 用UART实现RS422通信-UART TO RS422
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.17kb
    • 提供者:MARS
  1. COUNT

    0下载:
  2. 这是一个十六进制的加减计数器源代码,把其修改一下就可以用其他进制了-This is a hexadecimal addition and subtraction counter source code, its change it can use other hex of the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:276.76kb
    • 提供者:max
  1. verilog

    0下载:
  2. 用verilog实现的串并转化,别人写的,感觉不错,与大家共享一下。-serial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.68kb
    • 提供者:shegnman
  1. shifter32

    0下载:
  2. 32位桶形移位器,verilog语言书写-barrel shifter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.06mb
    • 提供者:刘君
« 1 2 ... .08 .09 .10 .11 .12 8913.14 .15 .16 .17 .18 ... 33646 »
搜珍网 www.dssz.com