CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .45 .46 .47 .48 .49 8950.51 .52 .53 .54 .55 ... 33646 »
  1. VGA_Ctrl

    0下载:
  2. 基于NIOS II 的DE1开发板的VGA 控制器VGA控制模块主要控制VGA模块的开始和其运行的状态,需要写一个Avalon 从端口响应CPU的控制信号,继而控制整个模块的运行,-Based on the DE1 of the NIOS II development board VGA controller to control the VGA module VGA main control module and its operation began, and the need to wri
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:696byte
    • 提供者:黄涛
  1. DE0_ruanhe

    0下载:
  2. Altera DE0软核,管脚已经分配好,强力推荐!-Altera DE0 soft-core, pin has been assigned a good, highly recommended!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-02
    • 文件大小:23.68mb
    • 提供者:任力争
  1. VHDL_electronic_organ

    0下载:
  2. 简易电子琴,可以弹奏音乐。本课程设计主要内容是基于VHDL语言并利用数控分频器设计硬件电子琴,利用GW48作为课程开发硬件平台,键1至键8设计为电子琴键。某一个LED显示当前的按键的音节数。-Simple organ, can play music. The main contents of this curriculum design is based on the VHDL language and the use of digital hardware design divider org
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:260.57kb
    • 提供者:lsb
  1. mcpu_1.06b

    0下载:
  2. MCPU is a minimal cpu aimed to fit into a 32 Macrocell CPLD - one of the smallest available programmable logic devices. While this CPU is not powerful enough for real world applications it has proven itself as a valuable educational tool. The source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:243.42kb
    • 提供者:eldis
  1. maichong2

    0下载:
  2. 长度可以控制的脉冲发生器,实际使用过,VHDL编写,放心下载-pulse generator,good choice.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:922byte
    • 提供者:吴次仁
  1. SRAM_16Bit_512K_0

    0下载:
  2. SRAM的ip核,niosii,avalon总线的-SRAM' s ip nuclear, niosii, avalon bus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:606byte
    • 提供者:吴敬飞
  1. IDCT

    0下载:
  2. 用verilog HDL语言编写的IDCT程序,可以计算8*8的整形数矩阵,用ISE 9.1i编译通过-Using verilog HDL language of the IDCT program can calculate the number of 8* 8 matrix of plastic, with ISE 9.1i compiled by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:467.85kb
    • 提供者:阿文
  1. DDR_SDRAM

    0下载:
  2. ddr sdram 的控制程序,lattice的,比较好用的,大家-ddr sdram control program, lattice, and relatively easy to use, and we look
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.09mb
    • 提供者:熊熊
  1. rc5_enc

    0下载:
  2. rc5的encryption,带state machine,一共四种状态st_idle,st_ready,st_round_op,st_pre_round-RC5 of encryption, with state machine, a total of four state st_idle, st_ready, st_round_op, st_pre_round
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.06kb
    • 提供者:laSiA
  1. 10fenpingqi

    0下载:
  2. 1、分别用IF语句和CASE语句设设计一个10分频器。 2、设计一个24进制加法计数器。 3、设计一个有使能端控制的4位减法计数器。 4、用case语句设计一个3-8译码电路 5、用CASE语句设计一个共阳极的七段译码电路。 6、已知输入信号为6MHZ,现需要输出2HZ信号,分别用if语句和CASE语句设计能实现该功能的电路 7、已知输入信号为9HZ,现需要输出2HZ信号,分别用if语句和CASE语句设计能实现该功能的电路 -1, respectively, with
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.79kb
    • 提供者:fox
  1. convolution_encoder_VHDL

    0下载:
  2. 卷积码编译码,由SERVICE、PSDU、TAIL和PAD域组成的DATA域应进行卷积编码,码率应根据所需的传输速率从R=1/2,2/3,3/4中选择-for 802.11a simulation WLAN FEC convolution_encoder g0=133 g1=171 Rate 0:1/2 1:2/3 2:3/4 for 802.11a simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:123.88kb
    • 提供者:cslbetter
  1. FPGAvhdl

    0下载:
  2. FPGA嵌入式应用系统开发典型实例,PDF的,一本学习vhdl应用FPGA的不错的书籍-FPGA embedded applications a typical example of system development
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:12.55mb
    • 提供者:李东
« 1 2 ... .45 .46 .47 .48 .49 8950.51 .52 .53 .54 .55 ... 33646 »
搜珍网 www.dssz.com