CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .43 .44 .45 .46 .47 8948.49 .50 .51 .52 .53 ... 33646 »
  1. tetrix_vhdl

    0下载:
  2. 使用vhdl实现的俄罗斯方块,包含mds图和源代码-Tetris using vhdl implementation, including diagrams and source code mds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.41mb
    • 提供者:byl
  1. MULT

    0下载:
  2. 乘法器 verilog CPLD EPM1270 源代码-Multiplier verilog CPLDEPM1270 source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:107.92kb
    • 提供者:韩思贤
  1. counterfour

    0下载:
  2. verilog code for counter four
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:640byte
    • 提供者:vmreddy
  1. Drive-ADS8365-state-machine

    0下载:
  2. 驱动ADS8365状态机,Quartus II Verilog-Drive ADS8365 state machine, Quartus II Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.16mb
    • 提供者:wangbinwu
  1. Verilog_UDP

    0下载:
  2. 辛辛苦苦找到的UDP的资料,在verilog中UDP指的是用户定义的原语。比如说大家有时候会见到“primitive...table...endtable...endendprimitive”这样的代码段,在书上只能找到大概的解释。到网上查的话又老是跟TCP/IP的UDP冲突。所以特地搜集到了这个东西,希望能帮助大家解决“用户原语”相关的问题。-UDP hard to find the information in verilog in the UDP refers to the user-de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:122.7kb
    • 提供者:龙也
  1. NIOS_LM240160

    0下载:
  2. 基于NIOS的,TOPWAY公司的LCD液晶---LM240160 驱动程序。-Based on NIOS' s, TOPWAY company‘s LCD--- LM240160 driver code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:11.5kb
    • 提供者:ZZ
  1. Verilog-HDL

    0下载:
  2. 《Verilog-HDL实践与应用系统设计》一书中的光盘源文件- Verilog-HDL practice and application of system design, a book on CD-ROM source file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:752.78kb
    • 提供者:范田田
  1. alu32bit

    0下载:
  2. verilog hdl alu module it is 32bit alu and 1bit alu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:360.46kb
    • 提供者:park
  1. key_scan

    0下载:
  2. FPGA键盘扫描,采用VHDL语言编写的键盘扫描代码-FPGA keyboard scanning, the use of VHDL language keyboard scan code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.01kb
    • 提供者:zyc
  1. altera_up_avalon_sram

    0下载:
  2. 基于Avalon的SDRAM控制器IP核-Avalon SRAM Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-12-13
    • 文件大小:313.02kb
    • 提供者:涂登乾
  1. screw

    0下载:
  2. 一个好用的扰码器,主要用在光纤通信上面。因为为了保持送给光模块的信号不是全1或者全0-A nice scrambler, mainly used in optical fiber communication above. Because in order to maintain the optical module of the signal is not sent to all 1 or all 0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:745byte
    • 提供者:刘金华
  1. usb_vhdl

    0下载:
  2. 一个USB 控制接口的参考设计,可作为USB设备的接口控制文件- a reference implement of the control interface of USB device
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:59.23kb
    • 提供者:xu_xf
« 1 2 ... .43 .44 .45 .46 .47 8948.49 .50 .51 .52 .53 ... 33646 »
搜珍网 www.dssz.com