资源列表
add.rar
- 流水线乘法器与加法器 开发环境：Modelsim（verilog hdl）,Multiplier and adder pipeline development environment: Modelsim (verilog hdl)
B.rar
- altera usb下载线原理图和cpld程序,altera usb download cable schematics and procedures cpld
ADPLL.rar
- 全数字锁相环（adpll)的部分源程序代码，是其中最重要的部分。,All-digital phase-locked loop (adpll) part of the source code, is one of the most important part.
RSC.rar
- Turbo码编码器的两个分量编码器RSC，主要由四个移位寄存器和两个模2加法器组成,Turbo code encoder of the two component encoders RSC, mainly by the four shift register and the two-mode adder composed of 2
vhdl_model.rar
- VHDL实例，各个方面均有，基本语法，状态机，汉明码，寄存器，步进电机控制器，表决器，多路选择器，译码器等等,VHDL model,include: basic grammer,moore mealy state machine,register,counter,multi,decoder,et..
tb_ahb_master.rar
- this is a AMBA AHB code for master.,this is a AMBA AHB code for master.
lab.rar
- verilog hdl经典例程，全部调试通过,verilogHdl example，all can be used
7941952NCO_sin.rar
- NCO 代码设计 使用VHDL语言 ,nco
ARM7TDMI.rar
- ARM7核在FPGA中的VHDL代码实现,ARM7 core in the FPGA in VHDL code
DDR_SDRAM.rar
- DDR RAM控制器的VHDL源码, 实现平台是Lattice FPGA,DDR RAM controller VHDL source code, the realization of Lattice FPGA platform is
radio.rar
- 本程序演示 ：以非利普TEA5767 为核心的，高中频处理，以及立体声解调，高频锁相环为一体的收音程序， 1 支持手动输入频率 频率范围：87。5MHZ - 108。5MHZ 2 自动搜索电台（本程序已经写好，但效果不太理想，有假台） 3 支持电台编号功能（存储电台频率到24C02） 4 支持频率微调 5 支持电台选择 ,This procedure demo: TEA5767 non-Lipkin at the core, high-frequency processin
LCD_PS2.rar
- 基于ALTERA公司的NIOSII的通用TFT-LCD控制器及PS2鼠标设计,NIOSII based on ALTERA' s common TFT-LCD controller and PS2 mouse design