资源列表
voterandcounter
- 用VHDL写的源代码程序，包涵三人表决器，七人表决器，全加器以及模24，模60的计数器，都是单文件的，由于程序小又多，所以集中在一起，供新学习VHDL语言的朋友们参考。
szpljsj
- 数字频率计 数字频率计
viterbi_node_sync_design
- 一个完整的viterbi译码程序和测试的程序
viterbi
- 一个完整的viterbi编码程序，使用vhdl语言编写，还有测试程序
00011ipcore51
- 51内核单片机的VHDL语言的实现,从功能到编译都有详细说明,包括源码
ug230
- Xilinx Spartanman-3e starter kit user s mannual 含多种常见接口信息
s3esk_rotary_encoder_interface
- 旋转编码器的decoder，具有消颤音功能
FIFO_Example2
- 用Verilog语言写的FPGA FIFO，仅供参考。
FPGAVHDLexample
- 是FPGA应用的好列子，本人经过测试的，有USB的I2C的，还有一些经常用的程序，是初学和参考的好帮手
lcd_zifu
- 关于lcd的vhdl程序代码，分三个模块，经过验证无误
AltiumDesigner6
- Altium Designer 6 Training for FPGA,Software andSystemsDevelopmentEmbedded Intelligence Training
traffic
- 此代码为多路交通灯控制，由红黄蓝分别来显示 其中定时可选 采用简单逻辑来实现