CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .36 .37 .38 .39 .40 5441.42 .43 .44 .45 .46 ... 33646 »
  1. DE1_TOP

    0下载:
  2. ad转换DE1板子,14位AD,并行AD转换(AD conversion DE1 board, 14 bit AD, parallel AD conversion)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:3kb
    • 提供者:loser_pl
  1. New folder

    0下载:
  2. clock div testbench design and frquency division
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:3kb
    • 提供者:Bharadwaj
  1. JBD

    0下载:
  2. 基本的D触发器,可实现基本的保持功能。输入到输出不变。(The basic D flip flops enable basic retention functions. Input to output remain unchanged.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:3kb
    • 提供者:紫芩
  1. uikuh

    0下载:
  2. Mainly for data analysis and statistics, Prediction Error Method for Parameter Identification - the idea of relaxation, Classic GLCM texture calculation method.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:3kb
    • 提供者:faimunqeifen
  1. ddr2_module

    0下载:
  2. 设计的DDR2的verilog代码.改代码实现读取DDR2的数据。(the code for DDR2.It is used for reading the data of DDR2)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:3kb
    • 提供者:fuyhfut
  1. Simple_RS232_UART.tar

    0下载:
  2. FPGA实现串口实例,实现串口的基本功能,(FPGA serial implementation examples)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:3kb
    • 提供者:llssyy888
  1. hang_us14

    0下载:
  2. Synthetic Aperture Radar (SAR) imaging simulation target, Using wavelet denoising thought, LCMV optimization design array signal processing.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:3kb
    • 提供者:pqsgpjm
  1. rk153

    0下载:
  2. You can get a very accurate amplitude, frequency, phase estimation, It contains CV, CA, Single, current, constant turn rate, turning model, A very useful program.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:3kb
    • 提供者:benpenneng
  1. i2c_40g_pos

    0下载:
  2. i2c做主读写光模块数据访问。。。。。。(always @ ( posedge clk_100m or posedge rst_100m) begin if( rst_100m == 1'b1 ) begin SCKcnt <= 10'd0; end else if( SCKen == 1'b1 ) begin if(SCKcnt != I2CSCK_DIV) begin SCKcnt <= SCKcnt + 1'b1; end else
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:3kb
    • 提供者:CHENLU0707
  1. 5551

    0下载:
  2. A very useful program, Correlation diagram shown in detail the time domain and frequency domain, STM32 all the information produced by the MP3.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:3kb
    • 提供者:xhgxnukr
  1. myaby

    0下载:
  2. Calculating a target and ocean echo power spectral density, This is a useful frequency estimation algorithm matlab simulation program, Very convenient to use.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:3kb
    • 提供者:jankenbiu
  1. funnaifui

    0下载:
  2. Principal component analysis of multivariate data analysis projection, music higher order spectral analysis algorithm, Achieve a grayscale image and further control for video surveillance.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:3kb
    • 提供者:nanfiutei
« 1 2 ... .36 .37 .38 .39 .40 5441.42 .43 .44 .45 .46 ... 33646 »
搜珍网 www.dssz.com