CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .08 .09 .10 .11 .12 31113.14 .15 .16 .17 .18 ... 33646 »
  1. flash

    0下载:
  2. SST39VF160操作子程序,驱动程序,缩短你开发的周期
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:1.32kb
    • 提供者:lee
  1. 12864液晶

    0下载:
  2. 12684液晶模块的显示程序,已测试通过.可以放心使用
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2009-05-03
    • 文件大小:1.32kb
    • 提供者:woluzhi@163.com
  1. LED RGB COLOR control

    0下载:
  2. 所属分类:嵌入式/单片机编程

  1. c6416dskinit

    0下载:
  2. DSP TMS320C6416, This is starup for chip
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:1.32kb
    • 提供者:Duong QUoc Huy
  1. jdcbzh.使用VHDL语言实现串并转换模块的实现

    0下载:
  2. 使用VHDL语言实现串并转换模块的实现,可在QUARTUS上实现,Use VHDL language string and conversion module, but in QUARTUS
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-23
    • 文件大小:1.32kb
    • 提供者:吴丹
  1. lcd_timing_controller

    0下载:
  2. DE2-70 ltm timing Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.32kb
    • 提供者:asdasdsd
  1. uart

    0下载:
  2. uart send resive module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.32kb
    • 提供者:rez
  1. ASY_FIFO

    0下载:
  2. 用Verilog编写的异步FIFO,可以方便的实现同步异步的转换,在全局异步局部异步的系统中得到广泛应用-ASY_FIFO written with verilog,and it is very useful in a GALS system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.32kb
    • 提供者:isaac
  1. STC12C5A60S2_PWM

    0下载:
  2. 验证过的STC12C5A60S2单片机PWM程序-Verified STC12C5A60S2 microcontroller PWM process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.32kb
    • 提供者:yz
  1. Get-address-of-the-files-downloaded-from-brain-we

    0下载:
  2. Get address of the files downloaded from brain web and return image & grand truth in Matlab
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:1.32kb
    • 提供者:Madhu
  1. elevator

    0下载:
  2. 用DE2的板子实现电梯的基本功能,如上下楼,在电梯内按楼层,1至4楼的人上下楼等功能-using the DE2 board to being a elevator.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.32kb
    • 提供者:未莘
  1. mspi

    3下载:
  2. 通过SPI接口给一段位宽16位长度为8的配置寄存器进行赋值。这些配置寄存器均要求可读可写。并编写激励进行测试,先写后读,验证功能正确性。SPI接口电路的具体要求如下: (1)输入信号为全局复位信号reset,片选信号cs,串行输入时钟信号sclk,串行数据输入信号sdi和串行数据输出信号sdo。 (2)每个传输周期进行一次16位的数据传输。每个传输周期内共传输24比特的数据,其中最开始的两个比特为10时表示读操作,最开始的两个比特为11时表示写操作,接着6个比特表示地址信息,再接下来
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.32kb
    • 提供者:粥米
« 1 2 ... .08 .09 .10 .11 .12 31113.14 .15 .16 .17 .18 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭