CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .17 .18 .19 .20 .21 32622.23 .24 .25 .26 .27 ... 33646 »
  1. keitiaoshuzishizhong

    0下载:
  2. 基于AT89S52的可调数字时钟,可分别调整时、分、秒,C语言编程。
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:879byte
    • 提供者:wchy
  1. MAX232

    0下载:
  2. max232 的连接程序,下载下来便能直接使用-the max232 s join with .welcome to downloads
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:879byte
    • 提供者:佐小弱
  1. m_dianji

    0下载:
  2. 飞思卡尔s12芯片方波信号控制舵机转角,可以左转,右转,回零-FreeScale CodeWarrior PWM signal control rudder turn left and right
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-30
    • 文件大小:879byte
    • 提供者:金希澈
  1. znpa

    0下载:
  2. 基于DOS系统的单片机编程,程序实现歌曲的播放,用单片机进行控制-DOS-based microcontroller programming, program music playback, using microprocessor control
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-12-01
    • 文件大小:879byte
    • 提供者:lihongjie
  1. ad7862

    0下载:
  2. 4通道12位AD芯片 AD7862控制模块,VHDL源代码,适于单次转换采样,250K采样率.-4-channel 12-bit AD chip AD7862 control module, VHDL source code, suitable for single conversion sampling, 250K sampling rate.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:878byte
    • 提供者:小李
  1. ddscore

    0下载:
  2. dds基本结构,能进行相位累加,具有调相功能-dds basic structure of the phase can accumulate, with the phase modulation function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:878byte
    • 提供者:刘浏
  1. NUNCHUK

    0下载:
  2. Nunchuk Library for CCS microcontroller PIC compiler.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:878byte
    • 提供者:
  1. code_lock

    0下载:
  2. 用verilog语言设置一个简易密码锁,当顺序输入137966时,密码正确,led灯亮。 -Verilog language setting with a simple lock, when the order of input 137966, the password is correct, led lights.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:878byte
    • 提供者:刘俊斌
  1. SIPO-PISO-register

    0下载:
  2. Package contains two VHDL module: one for serial in and parallel out (SIPO) register and other for parallel in and serial out (PISO) register.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:878byte
    • 提供者:zpatel
  1. lesson4-5

    0下载:
  2. 数码管从0快速显示到520并停在520,数码管前三位显示-failed to translate
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-26
    • 文件大小:878byte
    • 提供者:刘年福
  1. image

    0下载:
  2. 用来产生bayer彩色格式的图像测试程序,可生成彩色条纹,2tap输出-Bayer color format used to generate the image of a test program that can generate colored stripes, 2tap output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:878byte
    • 提供者:孙敬辉
  1. async_fifo

    0下载:
  2. 用verilog编写的简单异步fifo。可以给初学者用来学习fifo的初步工作原理。(不能直接使用。)-Verilog prepared by the simple asynchronous fifo. Can be used for beginners to learn fifo the initial working principle. (Can not be used directly.)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:878byte
    • 提供者:刘宇洋
« 1 2 ... .17 .18 .19 .20 .21 32622.23 .24 .25 .26 .27 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭