CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 1321.22 .23 .24 .25 .26 ... 4323 »
  1. cpu

    0下载:
  2. 设计以及基本的CPU,至少包括四个基本单元,控制单元,内部寄存器,ALU和指令集-The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to generate a very simple program to verify its perf
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.09mb
    • 提供者:mollyma
  1. ditietickets

    0下载:
  2. 利用VHDL语言实现地铁售票系统的设计。售票系统根据途经站数自动计算票价-Using VHDL language metro ticket system. Ticketing system automatically calculated according to the number of fares via station
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:211.26kb
    • 提供者:mollyma
  1. electricwatch

    0下载:
  2. 用VHDL语言设计多功能的电子表。实现基本电子表的时间显示、闹钟、秒表等功能-VHDL language design with multi-functional electronic watch. The time table to achieve basic electronic display, alarm clock, stopwatch functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:952.13kb
    • 提供者:mollyma
  1. FPGA1IIR4

    0下载:
  2. 关于iir介绍,希望与大家共同提高。对于了解此滤波器的学习以及研究很有帮助,资料的详细功能-About iir introduction, hope we can together. Filter learning for understanding and study of this useful, detailed information on features
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:316.48kb
    • 提供者:董军
  1. cpu_lecture_latest.tar

    0下载:
  2. Simple AVR implementation in VHDL. Synthetyisable design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.9mb
    • 提供者:sza2
  1. NIOS_lcd12864

    1下载:
  2. 基于NIOS II系统的12864LCD的读写。-12864LCD NIOS II system based on reading and writing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-05-13
    • 文件大小:8.75mb
    • 提供者:wlq
  1. BER_examination

    2下载:
  2. 基于FPGA的伪随机序列误码率检测,包括随机序列的发生,随机序列的接收统计。-FPGA-based pseudo-random sequence of bit error rate testing, including the occurrence of random sequence, random sequence to receive statistics.
  3. 所属分类:VHDL编程

    • 发布日期:2013-04-08
    • 文件大小:488.46kb
    • 提供者:wlq
  1. FPGA_fenpin

    0下载:
  2. 利用FPGA构建一个1:1的分频器,稍加修改即可改成频率可控获占空比可控的时钟输出。-Using FPGA to build a 1:1 divider, you can change the frequency slightly modified controllable duty cycle controlled by the clock output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.66mb
    • 提供者:wlq
  1. DAC0832

    0下载:
  2. DAC0832 VHDL源程序 一个适合初学都的程序 -DAC0832 VHDL source code of a program suitable for both beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:118.59kb
    • 提供者:ping
  1. LCD12864

    0下载:
  2. LCD12864 VHDL源程序序 一个适合初学者的程序-LCD12864 VHDL source code sequence of a program for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:266.94kb
    • 提供者:ping
  1. multiplicator

    0下载:
  2. multiplicator VHDL源程序 一个适合初学者的程序-multiplicator VHDL source code of a program for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:115.37kb
    • 提供者:ping
  1. multiple_selector

    0下载:
  2. multiple selector VHDL源程序 一个适合初学者的程序-multiple selector VHDL source code of a program for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:109.7kb
    • 提供者:ping
« 1 2 ... .16 .17 .18 .19 .20 1321.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com