CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .06 .07 .08 .09 .10 2711.12 .13 .14 .15 .16 ... 4323 »
  1. key_s

    0下载:
  2. 利用vhdl编写的的按键防抖程序,防止按键时抖动产生错误-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:601byte
    • 提供者:刘毓博
  1. LSLED

    0下载:
  2. 运用VHDL语言实现流水灯的完整程序设计-VHDL LED
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.66mb
    • 提供者:周慧
  1. CIC-FILTER

    0下载:
  2. 有关级联积分梳状滤波器的硬件描述语言,用VHDL编写,共有五级-CIC FILTER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:822byte
    • 提供者:周春浩
  1. VGA

    0下载:
  2. 主要介绍的是VGA的显示控制,VGA彩条信号发生器的设计。-Introduces the VGA display control, VGA color bar signal generator design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:201.83kb
    • 提供者:libin
  1. taxi

    0下载:
  2. 出租车计价器程序。按公里和按时间收费的程序-The Taximeter program. Km and the program fee by time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:139.47kb
    • 提供者:王子
  1. DE0_exercise

    0下载:
  2. Altera公司生产的DE2开发板上附带资料的10个实验代码,在Quartus II环境下开发,绝对有价值(部分是在DE0上实现)-experiments of DE2 ,Altera,developmented with verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-22
    • 文件大小:38.81mb
    • 提供者:张嘉男
  1. shuzizhong2.0

    0下载:
  2. 这是一个EDA的课程设计,一个数字钟,可实现定时和闹钟功能。-This is a EDA course design, a digital clock program, to regular, and set the alarm clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:378.08kb
    • 提供者:康琴
  1. DE2_LTM_TEST

    0下载:
  2. DE2开发板的TRDB-LTM测试程序,完成基本的画图功能-DE2 board TRDB- LTM test program to complete the basic drawing functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-07
    • 文件大小:1.3mb
    • 提供者:余国良
  1. DE2_LTM_Ephoto

    0下载:
  2. 例程基于DE2将FLASH里的图片通过SDRAM显示在TRDB_LTM触摸屏上-Routine based on the DE2 to the pictures by FLASH SDRAM display on the touch screen in the TRDB_LTM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:573.19kb
    • 提供者:余国良
  1. DE2_NET

    1下载:
  2. 基于altera的DE2开发板的以太网设计成功例程-Successful routine altera DE2 board Ethernet design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-12
    • 文件大小:1.74mb
    • 提供者:余国良
  1. DE2_SD_Card_Audio

    0下载:
  2. 基于altera的DE2开发板的SD卡中读取音频信号成功范例-Successful example of the audio signal based on the altera DE2 board SD card
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.72mb
    • 提供者:余国良
  1. clk

    0下载:
  2. 此程序句有多个clk去控制数据的传输,由于两个时钟不同,需要去经协调-iclk oclk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:891.27kb
    • 提供者:陈利锋
« 1 2 ... .06 .07 .08 .09 .10 2711.12 .13 .14 .15 .16 ... 4323 »
搜珍网 www.dssz.com